特許
J-GLOBAL ID:201403082728296234

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (6件): 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二 ,  下山 治 ,  永川 行光
公報種別:公開公報
出願番号(国際出願番号):特願2013-080836
公開番号(公開出願番号):特開2014-204047
出願日: 2013年04月08日
公開日(公表日): 2014年10月27日
要約:
【課題】半導体装置に素子の分離のために形成される複数の空間のばらつきを低減するために有利な技術を提供する。【解決手段】半導体装置の製造方法は、第1面および第2面を有する半導体基板の前記第1面を処理することによって、第1部分、および、前記第1面を含む面と前記第1部分との間に位置する第2部分を有する溝を形成する工程と、前記第1部分に空間が残りかつ前記溝が閉塞されるように前記第2部分の中に絶縁体を充填する工程と、前記第1面と前記第2面との間に複数の素子を形成する工程と、を含む。前記空間および前記絶縁体によって素子分離が形成される。【選択図】 図1
請求項(抜粋):
半導体装置の製造方法であって、 第1面および第2面を有する半導体基板の前記第1面を処理することによって、第1部分、および、前記第1面を含む面と前記第1部分との間に位置する第2部分を有する溝を形成する工程と、 前記第1部分に空間が残りかつ前記溝が閉塞されるように前記第2部分の中に絶縁体を充填する工程と、 前記第1面と前記第2面との間に複数の素子を形成する工程と、を含み、 前記空間および前記絶縁体によって素子分離が形成される、 ことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/76 ,  H01L 27/146 ,  H04N 5/369
FI (3件):
H01L21/76 L ,  H01L27/14 A ,  H04N5/335 690
Fターム (33件):
4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118CA01 ,  4M118DD04 ,  4M118EA16 ,  4M118EA20 ,  4M118FA27 ,  4M118FA28 ,  4M118GA02 ,  4M118GC07 ,  4M118GD04 ,  5C024AX01 ,  5C024CY47 ,  5C024EX43 ,  5C024EX52 ,  5C024GX03 ,  5C024GX16 ,  5C024GY31 ,  5C024HX01 ,  5F032AA11 ,  5F032AA35 ,  5F032AA44 ,  5F032BA02 ,  5F032BA03 ,  5F032CA17 ,  5F032CA20 ,  5F032DA04 ,  5F032DA23 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74 ,  5F032DA78
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る