文献

J-GLOBAL ID：201502269430877036   整理番号：15A0458268

非晶質金属ゲート電極FinFETによるばらつき・低周波ノイズ抑制とアナログ・デジタル回路のスケーリング限界の改善

Scaling Breakthrough for Analog/Digital Circuits by Suppressing Variability and Low-Frequency Noise for FinFETs by Amorphous Metal Gate Technology

著者 (13件)： 松川貴 (産業技術総合研 ナノエレクトロニクス研究部門) ,  福田浩一 (産業技術総合研 ナノエレクトロニクス研究部門) ,  LIU Yongxun (産業技術総合研 ナノエレクトロニクス研究部門) ,  塚田順一 (産業技術総合研 ナノエレクトロニクス研究部門) ,  山内洋美 (産業技術総合研 ナノエレクトロニクス研究部門) ,  石川由紀 (産業技術総合研 ナノエレクトロニクス研究部門) ,  遠藤和彦 (産業技術総合研 ナノエレクトロニクス研究部門) ,  大内真一 (産業技術総合研 ナノエレクトロニクス研究部門) ,  右田真司 (産業技術総合研 ナノエレクトロニクス研究部門) ,  水林亘 (産業技術総合研 ナノエレクトロニクス研究部門) ,  森田行則 (産業技術総合研 ナノエレクトロニクス研究部門) ,  太田裕之 (産業技術総合研 ナノエレクトロニクス研究部門) ,  昌原明植 (産業技術総合研 ナノエレクトロニクス研究部門)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 421(SDM2014 135-146)  ページ： 41-44  発行年： 2015年01月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： FinFETに非晶質金属ゲート電極を用いることにより,特性ばらつきと低周波ノイズの低減を試みた。非晶質TaSiNゲート電極において,多結晶TiNゲート電極に比較して顕著にFinFETのV_tばらつきが抑制され,かつTaSiNの組成変化によりしきい値調整が可能である。また,非晶質TaSiNゲート電極においてFinFETの低周波ノイズも顕著に抑制される。これらのV_tばらつきとノイズの抑制効果は,SoCのスケーリングを進める上で極めて有効である。(著者抄録)

シソーラス用語： *FET【トランジスタ】 ,  非晶質金属 ,  *電極 ,  *雑音低減 ,  低周波雑音 ,  スケーリング【計数】 ,  限界条件
準シソーラス用語： *FinFET ,  *ゲート電極 ,  *ノイズ削減 ,  低周波ノイズ ,  有限サイズスケーリング

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (15件)：

• K.J. Kuhn et al., IEEE Trans. Electron Devices, vol.58, pp.2197-2208, 2011
• E.P. Vandamme et al., IEEE Trans. Electron Devices, vol.47, pp.2146-2152, 2000
• C.-H. Jan et al., IEDM Tech. Dig., pp.604-607, 2010
• C. Auth et al., VLSI Symp. Tech. Dig., pp.131-132, 2012
• T. Chiarella et al., Solid-State Electron., vol.54, pp.855-860, 2010

タイトルに関連する用語 (9件)： 非晶質金属 ,  ゲート電極 ,  FinFET ,  ばらつき ,  低周波ノイズ ,  アナログ ,  デジタル回路 ,  スケーリング ,  限界