特許
J-GLOBAL ID：201503004968694234
電力中断期間中を通して論理関数を実行するための埋め込み式不揮発性メモリ回路
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人北青山インターナショナル
公報種別：公表公報
出願番号（国際出願番号）：特願2015-520631
公開番号（公開出願番号）：特表2015-529996
出願日： 2013年07月01日
公開日（公表日）： 2015年10月08日
要約：
自律強誘電体メモリラッチ(AML)を有する回路が開示される。AMLは、AML入力、AML出力、第1のAML電力接点、第2のAML電力接点およびAML状態、ならびに、AML入力またはAML出力のうちの一方と直列の第1のスイッチによって特徴付けられる。スイッチが、第1のAML電力接点および第2のAML電力接点の間に電力が供給されているときにAMLの状態が変化するのを防ぐために配置され、本発明の1つの態様では、回路は、AML入力またはAML出力のうちのもう一方と直列の第2のスイッチと、AML入力またはAML出力と直列のラッチと、を含んでもよい。ラッチは、AML出力とAML入力との間に直通の戻り経路が存在しないように配置される。【選択図】図9
請求項（抜粋）：
AML入力と、AML出力と、第1のAML電力接点と、第2のAML電力接点と、AML状態と、によって特徴付けられるAMLと、
前記AML入力または前記AML出力のうちの一方と直列の第1のスイッチと、を備えるとともに、前記スイッチが、前記第1のAML電力接点および前記第2のAML電力接点の間に電力が供給されているときに前記AMLの前記状態が変化するのを防ぐために配置されていることを特徴とする回路。
IPC (5件)：
H03K 3/356
, G11C 19/28
, G11C 11/22
, H03K 3/037
, G11C 11/412
H03K3/356 B
, G11C19/28 Z
, G11C11/22 501A
, H03K3/037 Z
, G11C11/40 301
5B015HH04
, 5B015HH05
, 5B015JJ43
, 5B015KA10
, 5B015NN02
, 5B015PP08
, 5B015QQ17
, 5B015QQ18
, 5B015RR04
, 5J034AB02
, 5J034AB15
, 5J034CB01
, 5J043AA02
, 5J043AA13
, 5J043HH01
, 5J043JJ10
