特許
J-GLOBAL ID：201503007717164650

半導体装置

発明者：
冨留宮 正之

冨留宮 正之 について

, 
中柴 康隆

中柴 康隆 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (2件)： 速水 進治 ,  天城 聡
公報種別：特許公報
出願番号（国際出願番号）：特願2013-258856
公開番号（公開出願番号）：特開2014-075602
特許番号：特許第5775139号
出願日： 2013年12月16日
公開日（公表日）： 2014年04月24日
請求項（抜粋）：
【請求項1】 基板に形成された素子分離膜と、 前記基板に形成され、ゲート電極を有するトランジスタと、 前記素子分離膜上に位置しており、互いに対向しており、水平方向の長さが高さより長く、前記トランジスタを囲っていない第1コンタクト及び第2コンタクトと、 上面が前記第1コンタクトに接していて下面が前記素子分離膜に接しており、水平方向の長さが高さより長く、前記第1コンタクトと同じ方向に延在している第1下層導電パターンと、 上面が前記第2コンタクトに接していて下面が前記素子分離膜に接しており、水平方向の長さが高さより長く、前記第2コンタクトと同じ方向に延在し、前記第1下層導電パターンと互いに対向している第2下層導電パターンと、 前記第1コンタクト上面に接していて、水平方向の長さが高さより長く、少なくとも一層の配線層に形成された第1導電パターンと、 前記第2コンタクト上面に接していて、水平方向の長さが高さより長く、前記少なくとも一層の配線層に形成され、前記第1導電パターンと互いに対向している第2導電パターンと、 を備え、 前記第1下層導電パターン及び前記第2下層導電パターンは、前記ゲート電極と同一の層構造を有しており、 上層の配線層のうち前記第1導電パターン及び前記第2導電パターンの上方に位置する領域には、前記第1導電パターン及び前記第2導電パターンとは異なる形状の配線が位置している半導体装置。
IPC (5件)：
H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H01L 21/3205 ( 200 6.01) ,  H01L 21/768 ( 200 6.01) ,  H01L 23/522 ( 200 6.01)
FI (2件)：
H01L 27/04 C ,  H01L 21/88 A
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (7件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2006-249180   出願人：株式会社東芝
  • 半導体素子、半導体装置および実装基板
    公報種別：公開公報   出願番号：特願2007-093349   出願人：ソニー株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願2006-284728   出願人：株式会社ルネサステクノロジ
全件表示

前のページに戻る

TOP

BOTTOM