特許
J-GLOBAL ID:201503019885241308
構造化された焼結結合層の製造方法及び構造化された焼結結合層を備えている半導体素子
発明者:
,
,
出願人/特許権者:
代理人 (2件):
アインゼル・フェリックス=ラインハルト
, 久野 琢也
公報種別:特許公報
出願番号(国際出願番号):特願2014-516395
特許番号:特許第5762632号
出願日: 2012年06月26日
請求項(抜粋):
【請求項1】 焼結層(12)の製造方法において、
前記焼結層(12)を形成する出発材料から成る複数の焼結要素(22a,22b,22c)を構造化して、基板(11)の主表面(11a)のコンタクト面(21)上に被着させるステップと、
前記基板(11)と接続すべきチップ(13)を前記焼結要素(22a,22b,22c)の上に配置するステップと、
前記基板(11)と前記チップ(13)を接続し、且つ前記コンタクト面(21)の内側に延在する、構造化された焼結層(12)を形成するために前記焼結要素(22a,22b,22c)を加熱及び圧縮するステップとを備えており、
前記コンタクト面(21)の中心領域(21a)における、前記基板(11)上の焼結要素(22a,22b,22c)の面占有率は、前記コンタクト面(21)の縁部領域(21c)における焼結要素(22a,22b,22c)の面占有率よりも大きく、
各焼結要素(22a,22b,22c)からは、前記基板(11)の前記主表面(11a)に対して水平方向に延在している少なくとも一つの通路(23)が前記コンタクト面(21)の縁部まで形成されていることを特徴とする、焼結層(12)の製造方法。
IPC (2件):
H01L 21/60 ( 200 6.01)
, H01L 23/36 ( 200 6.01)
FI (2件):
H01L 21/60 311 S
, H01L 23/36 D
引用特許:
審査官引用 (6件)
-
発光装置
公報種別:公開公報
出願番号:特願2007-221828
出願人:パナソニック電工株式会社
-
半導体装置の部品間接合方法
公報種別:公開公報
出願番号:特願2006-180770
出願人:富士電機ホールディングス株式会社
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2003-044335
出願人:富士通株式会社
全件表示
前のページに戻る