特許
J-GLOBAL ID:201503037795931337

半導体装置の製造方法及び半導体装置

発明者:
出願人/特許権者:
代理人 (2件): 平川 明 ,  高田 大輔
公報種別:公開公報
出願番号(国際出願番号):特願2013-124095
公開番号(公開出願番号):特開2014-241386
出願日: 2013年06月12日
公開日(公表日): 2014年12月25日
要約:
【課題】薬液処理によるゲート絶縁膜の劣化を抑止する。【解決手段】半導体装置の製造方法は、基板に、前記基板の表面よりも上方に突出する突出部を有する素子分離絶縁膜を形成する工程と、前記基板上及び前記素子分離絶縁膜上に第1膜を形成する工程と、前記第1膜を研磨して前記突出部を露出させる工程と、前記第1膜を研磨する工程の後、前記第1膜上と前記突出部上とに跨る第1レジストパターンを形成する工程と、前記第1レジストパターンをマスクとして前記第1膜をパターニングし、第1パターンを形成する工程と、前記第1パターンの側面にサイドウォール膜を形成する工程と、を有する。【選択図】図1B
請求項(抜粋):
基板に、前記基板の表面よりも上方に突出する突出部を有する素子分離絶縁膜を形成する工程と、
IPC (9件):
H01L 21/336 ,  H01L 29/78 ,  H01L 27/08 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/41 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 21/76
FI (7件):
H01L29/78 301R ,  H01L27/08 331A ,  H01L29/58 G ,  H01L29/44 L ,  H01L27/08 321C ,  H01L21/76 L ,  H01L29/78 301G
Fターム (93件):
4M104AA01 ,  4M104BB01 ,  4M104BB18 ,  4M104BB20 ,  4M104BB21 ,  4M104BB25 ,  4M104BB30 ,  4M104BB32 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD23 ,  4M104DD37 ,  4M104DD43 ,  4M104DD65 ,  4M104DD71 ,  4M104DD75 ,  4M104DD84 ,  4M104EE03 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF04 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F032AA44 ,  5F032AA77 ,  5F032BA01 ,  5F032BA03 ,  5F032BA05 ,  5F032CA03 ,  5F032CA17 ,  5F032CA20 ,  5F032DA02 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA33 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BC06 ,  5F048BD01 ,  5F048BE03 ,  5F048BF06 ,  5F048BF15 ,  5F048BF16 ,  5F048BF17 ,  5F048BF19 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA19 ,  5F140AA24 ,  5F140AB03 ,  5F140AC01 ,  5F140BB05 ,  5F140BD04 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BF07 ,  5F140BF10 ,  5F140BG04 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG52 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ08 ,  5F140BJ27 ,  5F140BK13 ,  5F140BK21 ,  5F140BK34 ,  5F140BK39 ,  5F140CB04 ,  5F140CB08 ,  5F140CC03 ,  5F140CE07
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る