特許
J-GLOBAL ID:201603003017463756

半導体装置の製造方法、基板処理装置およびプログラム

発明者:
出願人/特許権者:
代理人 (3件): 福岡 昌浩 ,  阿仁屋 節雄 ,  清野 仁
公報種別:公開公報
出願番号(国際出願番号):特願2014-141089
公開番号(公開出願番号):特開2016-018907
出願日: 2014年07月09日
公開日(公表日): 2016年02月01日
要約:
【課題】絶縁膜上に成膜処理を行う際におけるインキュベーションタイムの発生や遷移層の形成を抑制する。【解決手段】表面に絶縁膜が形成された基板に対して第1元素およびハロゲン元素を含む原料を供給することで、絶縁膜の表面を前処理する工程と、基板に対して原料を供給する工程と、基板に対して第2元素を含むリアクタントを供給する工程と、を非同時に行うサイクルを所定回数行うことで、前処理が行われた絶縁膜の表面上に、第1元素および第2元素を含む膜を形成する。【選択図】図1
請求項(抜粋):
表面に絶縁膜が形成された基板に対して第1元素およびハロゲン元素を含む原料を供給することで、前記絶縁膜の表面を前処理する工程と、 前記基板に対して前記原料を供給する工程と、前記基板に対して第2元素を含むリアクタントを供給する工程と、を非同時に行うサイクルを所定回数行うことで、前記前処理が行われた前記絶縁膜の表面上に、前記第1元素および前記第2元素を含む膜を形成する工程と、 を有する半導体装置の製造方法。
IPC (4件):
H01L 21/318 ,  H01L 21/31 ,  H01L 21/316 ,  C23C 16/455
FI (5件):
H01L21/318 B ,  H01L21/31 B ,  H01L21/316 X ,  H01L21/318 C ,  C23C16/455
Fターム (88件):
4K030AA02 ,  4K030AA09 ,  4K030AA13 ,  4K030AA18 ,  4K030BA41 ,  4K030CA01 ,  4K030EA04 ,  4K030FA10 ,  4K030HA01 ,  4K030JA11 ,  4K030KA04 ,  4K030KA41 ,  4K030LA15 ,  5F045AA06 ,  5F045AA15 ,  5F045AB31 ,  5F045AB33 ,  5F045AC01 ,  5F045AC02 ,  5F045AC03 ,  5F045AC05 ,  5F045AC07 ,  5F045AC08 ,  5F045AC09 ,  5F045AC11 ,  5F045AC12 ,  5F045AC14 ,  5F045AC15 ,  5F045AC16 ,  5F045AC17 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045AF07 ,  5F045AF08 ,  5F045DP03 ,  5F045DP04 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045DQ10 ,  5F045EE14 ,  5F045EE19 ,  5F045EF03 ,  5F045EF05 ,  5F045EF09 ,  5F045EG02 ,  5F045EK06 ,  5F045EK07 ,  5F045EK12 ,  5F045HA01 ,  5F058BA20 ,  5F058BC02 ,  5F058BC03 ,  5F058BC04 ,  5F058BC08 ,  5F058BC09 ,  5F058BC10 ,  5F058BC11 ,  5F058BC12 ,  5F058BD04 ,  5F058BD05 ,  5F058BD06 ,  5F058BD10 ,  5F058BD12 ,  5F058BD13 ,  5F058BD15 ,  5F058BD16 ,  5F058BD18 ,  5F058BF04 ,  5F058BF06 ,  5F058BF22 ,  5F058BF23 ,  5F058BF24 ,  5F058BF26 ,  5F058BF27 ,  5F058BF29 ,  5F058BF30 ,  5F058BF32 ,  5F058BG02
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る