文献

J-GLOBAL ID：201702239224762472   整理番号：17A0441892

低電力FPGAを実現するビアスイッチ技術を用いた大規模クロスバースイッチの実証

Large Scale Crossbar Switch Block (CSB) with Via-Switch for a Low-Power FPGA

著者 (10件)： 伴野直樹 (NEC) ,  多田宗弘 (NEC) ,  岡本浩一郎 (NEC) ,  井口憲幸 (NEC) ,  阪本利司 (NEC) ,  波田博光 (NEC) ,  越智裕之 (立命館大) ,  小野寺秀俊 (京大) ,  橋本昌宜 (大阪大) ,  杉林直彦 (NEC)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 450(SDM2016 139-146)  ページ： 29-34  発行年： 2017年01月30日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 高密度かつ低電力なFPGA(Field Programmable Gate Array)の実現のため,二つの選択素子(バリスタ)を有する相補型原子スイッチ「ビアスイッチ」(two-varistors selected complementary atom switch:via-switch)を用いた大規模クロスバースイッチブロック(Crossbar Switch Block:CSB)を開発した。ビアスイッチはクロスバースイッチのクロスポイントにおいて,二つのバリスタに接続された二本の制御線を用いてプログラムすることで,選択トランジスタを用いずに同じ線上のスイッチを複数プログラムすることができる。すなわち,マルチファンアウト(マルチFO)が可能となる。本検討では,CSBの大規模化に伴い消費電力増加の原因となるバリスタを介したリーク電流を抑制するため,a-Si/SiN/a-Si整流層のSiN層を組成の異なる三層で構成する新しい構造を提案し,高オフ抵抗,高非線形性(1.1×10⁵),高オン電流密度(1.63MA/cm²)を実現した。さらに,開発したバリスタを搭載したビアスイッチを用いた,大規模(50×20)CSB,およびLUT(Look Up Table)データメモリをCu配線中に集積化し,マルチFOを含む書き込みと信号伝達を実証することで,ビアスイッチが低電力FPGAの配線切り替えスイッチとして有用であることを示した。(著者抄録)

シソーラス用語： *消費電力 ,  *FPGA ,  *バイアホール ,  *クロスバスイッチ ,  スイッチ ,  ナノ構造 ,  原子 ,  *不揮発性メモリ ,  選別器 ,  バリスタ ,  相補回路 ,  窒化ケイ素 ,  ルックアップテーブル ,  電流電圧特性 ,  データ書込 ,  排他的OR回路
準シソーラス用語： *低電力 ,  原子スイッチ ,  セレクタ

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (14件)：

• I. Kuon and J. Rose, ′′Measuring the Gap Between FPGAs and ASICs,′′ IEEE Trans. CAD, vol.26, no.2, pp.203-215, February, 2007.
• K. Huang, R. Zhao, W. He and Y. Lian, ′′High-Density and High-Reliability Nonvolatile Field-Programmable Gate Array With Stacked 1D2R RRAM Array,′′ IEEE Trans. VLSI Systems, vol.24, issue.1, pp.139-150, January, 2016.
• P. E. Gaillardon, D. Sacchetto, G. B. Beneventi, M. H. B. Jamaa, L. Perniola, F. Clermidy, I. O'Connor and G. D. Micheli, ′′Design and Architectural Assessment of 3-D Resistive Memory Technologies in FPGAs,′′ IEEE Trans. Nanotech., vol.12, issue.1, pp.40-50, January, 2013.
• E. Vianello, O. Thomas, G. Molas, O. Turkyilmaz, N. Jovanovi? D. Garbin, G. Palma, M. Alayan, C. Nguyen, J. Coignus, B. Giraud, T. Benoist, M. Reyboz, A. Toffoli, C. Charpin, F. Clermidy and L. Perniola, ′′Resistive Memories for Ultra-Low-Power embedded computing design,′′ IEDM Tech. Dig., San Francisco, USA, pp.144-147, December, 2014.
• Y. Y. Liauw, Z Zhang, W. Kim, A. E. Gamal, S. S. Wong, “′′Nonvolatile 3D-FPGA with monolithically stacked RRAM-based configuration memory,′′ Proc. ISSCC, San Francisco, USA, p.406-408, February, 2012.

タイトルに関連する用語 (5件)： 低電力 ,  FPGA ,  大規模 ,  クロスバー ,  実証