特許

J-GLOBAL ID：201703001867989603

強誘電体メモリセルを形成する方法および関連する半導体デバイス構造

発明者： タオ,チエン ,  ロックレイン,マシュー エヌ. ,  クック,ベス アール. ,  ラマスワミ,ドゥライ ヴィシャーク ニルマル
出願人/特許権者： マイクロン テクノロジー, インク.
代理人 (2件)： 大菅 義之 ,  野村 泰久
公報種別：公表公報
出願番号（国際出願番号）：特願2016-541993
公開番号（公開出願番号）：特表2016-534575
出願日： 2014年08月27日
公開日（公表日）： 2016年11月04日
要約：

強誘電体メモリセルを形成する方法。方法は、望まれる優位な結晶配向を示す電極材料を形成することを含む。ハフニウム系材料が電極材料の上に形成され、ハフニウム系材料は、望まれる結晶配向を有する強誘電材料の形成を誘導するために結晶化される。強誘電材料を含む半導体デバイス構造とともに、追加の方法も記載される。【選択図】図1

請求項（抜粋）：

強誘電体メモリセルを形成する方法であって、 望まれる優位な(優勢な)結晶配向を示す電極材料を形成することと、 前記電極材料の上にハフニウム系材料を形成することと、 望まれる結晶配向を有する強誘電材料の形成を誘導するために、前記ハフニウム系材料を結晶化することと、 を含む、 方法。

IPC (2件)：

H01L 21/824 ,  H01L 27/105

FI (1件)：

H01L27/10 444C

Fターム (10件)：

5F083FR01 ,  5F083FR02 ,  5F083GA11 ,  5F083GA21 ,  5F083HA02 ,  5F083JA02 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60

引用特許：

審査官引用 (6件)

• 強誘電体薄膜の製造方法
  公報種別：公開公報   出願番号：特願2012-073402   出願人：三菱マテリアル株式会社
• 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
  公報種別：公開公報   出願番号：特願2006-069095   出願人：セイコーエプソン株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2008-289773   出願人：パナソニック株式会社
• 強誘電体メモリおよび強誘電体メモリ製造方法
  公報種別：公開公報   出願番号：特願平11-319296   出願人：日本電気株式会社
• 半導体装置および誘電体膜
  公報種別：公開公報   出願番号：特願2013-140431   出願人：株式会社東芝
• 強誘電体膜、電子部品及び強誘電体膜の製造方法
  公報種別：公開公報   出願番号：特願2009-173435   出願人：株式会社ユーテック

引用文献：

審査官引用 (1件)

• Hafnium Oxide Based CMOS Compatible Ferroelectric Materials