特許
J-GLOBAL ID：201703006378814746
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
稲岡 耕作
, 川崎 実夫
, 京村 順二
公報種別：特許公報
出願番号（国際出願番号）：特願2012-014415
公開番号（公開出願番号）：特開2013-102111
特許番号：特許第6037495号
出願日： 2012年01月26日
公開日（公表日）： 2013年05月23日
請求項（抜粋）：
【請求項1】 第1導電型ベース層と、
前記第1導電型ベース層の表面部に部分的に形成された第2導電型ベース層と、
前記第2導電型ベース層の表面部に部分的に形成された第1導電型ソース層と、
前記第1導電型ソース層および前記第1導電型ベース層の間の前記第2導電型ベース層の表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第1導電型ソース層および前記第1導電型ベース層の間の前記第2導電型ベース層に対向するように、前記ゲート絶縁膜上に形成されたゲート電極と、
前記第2導電型ベース層に連なるように前記第1導電型ベース層内に形成され、前記第2導電型ベース層から前記第1導電型ベース層の裏面に向かって延びた第2導電型コラム層と、
前記第1導電型ベース層の裏面部に部分的に形成された第2導電型コレクタ層と、
前記第1導電型ソース層に電気的に接続されたソース電極と、
前記第1導電型ベース層の前記裏面に接するように形成され、前記第1導電型ベース層および前記第2導電型コレクタ層に電気的に接続されたドレイン電極とを含み、
前記第2導電型コレクタ層は、前記第2導電型コラム層の直下の位置から前記第1導電型ベース層の前記裏面に沿って離れた位置に配置されており、
前記第2導電型コレクタ層は、前記ゲート電極の直下の位置に配置されている、半導体装置。
IPC (3件)：
H01L 29/78 ( 200 6.01)
, H01L 29/739 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
H01L 29/78 652 H
, H01L 29/78 652 F
, H01L 29/78 655 D
, H01L 29/78 658 A
, H01L 29/78 653 A
, H01L 29/78 658 H
, H01L 29/78 652 G
