特許
J-GLOBAL ID：201703016055187276

積層セラミック電子部品及びその製造方法

発明者：
キム、ユ ナ

キム、ユ ナ について

, 
チョイ、ジャエ イエオル

チョイ、ジャエ イエオル について

, 
ホン、キ ピョ

ホン、キ ピョ について

, 
リー、ジャン ホ

リー、ジャン ホ について


出願人/特許権者：
サムソン エレクトロ-メカニックス カンパニーリミテッド.

サムソン エレクトロ-メカニックス カンパニーリミテッド. について


代理人 (1件)： 龍華国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2016-217991
公開番号（公開出願番号）：特開2017-152674
出願日： 2016年11月08日
公開日（公表日）： 2017年08月31日
要約：
【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】積層セラミックキャパシターは、複数の誘電体層111とその一面に交互に配置された第1及び第2内部電極121、122とを含んで静電容量の形成に寄与するアクティブ領域と、上記アクティブ領域の上下面の少なくとも一面に提供される保護層と、を含むセラミックボディ110と、第1及び第2内部電極と電気的に連結され、セラミックボディの両端に形成される第1及び第2外部電極131、132と、を有するセラミックボディは、第1及び第2内部電極とそれぞれ対向するように上記第1及び第2外部電極からアクティブ領域の長さ方向のマージン部に延びて配置された複数の第1及び第2ダミー電極123、124を有し、アクティブ領域の幅方向のマージン部には段差吸収層が配置されている。【選択図】図4
請求項（抜粋）：
積層方向に積層された複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟むようにして交互に配置された第1及び第2内部電極とを含むことにより静電容量を形成可能に構成されているアクティブ領域と、前記アクティブ領域の上面と下面のうち少なくとも一面に設けられている保護層と、を含むセラミックボディと、 前記第1及び第2内部電極と電気的に接続され、前記積層方向と直交する前記セラミックボディの長軸方向において前記セラミックボディの両端面上にそれぞれ形成される第1及び第2外部電極と、を含み、 前記セラミックボディは、前記第1及び第2内部電極とそれぞれ対向するように前記第1及び第2外部電極から前記アクティブ領域の長さ方向のマージン部に達するまで延在する形で設けられている複数の第1及び第2ダミー電極を含み、 前記アクティブ領域の幅方向のマージン部には段差吸収層が配置される、積層セラミック電子部品。
IPC (3件)：
H01G 4/12 ,  H01G 4/30 ,  H01G 4/232
FI (6件)：
H01G4/12 349 ,  H01G4/30 301E ,  H01G4/30 301C ,  H01G4/12 352 ,  H01G4/12 364 ,  H01G4/30 311F
Fターム (40件)：
5E001AB03 ,  5E001AC03 ,  5E001AC04 ,  5E001AC07 ,  5E001AD02 ,  5E001AD03 ,  5E001AD04 ,  5E001AF06 ,  5E001AH01 ,  5E001AH05 ,  5E001AH09 ,  5E001AJ01 ,  5E001AJ02 ,  5E001AJ04 ,  5E082AA01 ,  5E082AB03 ,  5E082BC11 ,  5E082BC33 ,  5E082BC35 ,  5E082BC39 ,  5E082BC40 ,  5E082EE04 ,  5E082EE16 ,  5E082EE22 ,  5E082EE26 ,  5E082EE35 ,  5E082EE42 ,  5E082FG04 ,  5E082FG26 ,  5E082FG46 ,  5E082FG54 ,  5E082GG10 ,  5E082HH43 ,  5E082JJ02 ,  5E082JJ03 ,  5E082KK01 ,  5E082LL02 ,  5E082MM22 ,  5E082MM24 ,  5E082PP09
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM