処理装置及び処理装置の作製方法

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2016-141167
公開番号（公開出願番号）：特開2016-208046
出願日： 2016年07月19日
公開日（公表日）： 2016年12月08日
要約：

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。【解決手段】絶縁層と、絶縁層中に埋め込まれたソース電極、およびドレイン電極と、絶縁層表面、ソース電極表面、およびドレイン電極表面、の一部と接する酸化物半導体層と、酸化物半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有し、絶縁層表面の一部であって、酸化物半導体層と接する領域は、その二乗平均平方根(RMS)粗さが1nm以下であり、絶縁層表面の一部とソース電極表面との高低差、および絶縁層表面の一部とドレイン電極表面との高低差は、5nm以上の半導体装置である。【選択図】図1

請求項（抜粋）：

レジスタアレイと、前記レジスタアレイと機能的に接続されているALUと、前記ALUと機能的に接続されている命令レジスタと、を有し、前記レジスタアレイ、前記ALU及び前記命令レジスタの少なくとも一は、第1のトランジスタと、前記第1のトランジスタ上方の第2のトランジスタと、を有し、前記第1のトランジスタのチャネル形成領域は、シリコンを有し、前記第2のトランジスタは、チャネル形成領域を酸化物半導体層に有し、前記第1のトランジスタのゲート電極は、前記第2のトランジスタのソース電極又はドレイン電極の一方と電気的に接続されていることを特徴とする処理装置。

IPC (8件)：

H01L 21/823 , H01L 27/088 , H01L 29/786 , H01L 21/336 , H01L 21/824 , H01L 27/108 , H01L 27/10 , H01L 27/146

FI (7件)：

H01L27/08 102E , H01L29/78 613Z , H01L29/78 618B , H01L29/78 627F , H01L27/10 321 , H01L27/10 461 , H01L27/14 C

Fターム (147件)：

4M118AB01 , 4M118BA05 , 4M118CA02 , 4M118CA05 , 4M118CB06 , 4M118CB14 , 4M118EA01 , 4M118EA14 , 4M118FB03 , 4M118FB13 , 4M118FB24 , 5F048AB01 , 5F048AB03 , 5F048AC01 , 5F048AC10 , 5F048BA01 , 5F048BA14 , 5F048BA16 , 5F048BA19 , 5F048BA20 , 5F048BB02 , 5F048BB03 , 5F048BB09 , 5F048BB11 , 5F048BB16 , 5F048BB17 , 5F048BC06 , 5F048BC18 , 5F048BD10 , 5F048BF07 , 5F048BF11 , 5F048BF15 , 5F048BF16 , 5F048BG06 , 5F048BG11 , 5F048CB01 , 5F048CB03 , 5F048CB04 , 5F048DA23 , 5F083AD01 , 5F083AD02 , 5F083AD21 , 5F083AD60 , 5F083AD69 , 5F083GA05 , 5F083HA02 , 5F083JA02 , 5F083JA03 , 5F083JA04 , 5F083JA05 , 5F083JA06 , 5F083JA19 , 5F083JA36 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083JA44 , 5F083JA56 , 5F083LA21 , 5F083NA01 , 5F083PR05 , 5F083PR22 , 5F083PR33 , 5F083PR34 , 5F083PR40 , 5F083ZA13 , 5F110AA04 , 5F110AA06 , 5F110AA26 , 5F110BB03 , 5F110BB05 , 5F110BB11 , 5F110CC02 , 5F110CC05 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110DD12 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD21 , 5F110DD25 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE05 , 5F110EE09 , 5F110EE31 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110EE48 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF23 , 5F110FF26 , 5F110FF28 , 5F110FF29 , 5F110FF36 , 5F110GG01 , 5F110GG02 , 5F110GG25 , 5F110GG28 , 5F110GG32 , 5F110GG34 , 5F110GG35 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HJ01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK05 , 5F110HK06 , 5F110HK07 , 5F110HK21 , 5F110HK22 , 5F110HK32 , 5F110HK33 , 5F110HK35 , 5F110HK40 , 5F110HK42 , 5F110HM03 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN25 , 5F110NN27 , 5F110NN33 , 5F110NN35 , 5F110NN40 , 5F110NN62 , 5F110NN71 , 5F110NN72 , 5F110NN74 , 5F110NN77 , 5F110NN78 , 5F110QQ19

引用特許：

審査官引用 (7件)

半導体集積回路装置
公報種別：公開公報出願番号：特願2001-249828 出願人：富士通株式会社
半導体装置の作製方法
公報種別：公開公報出願番号：特願2007-311892 出願人：株式会社半導体エネルギー研究所
トランジスタ構造及びその製作方法
公報種別：公表公報出願番号：特願2005-501592 出願人：ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ

全件表示

前のページに戻る