特許
J-GLOBAL ID:201703017354179669
半導体素子およびその製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (8件):
奥田 誠司
, 喜多 修市
, 梶谷 美道
, 三宅 章子
, 岡部 英隆
, 川喜田 徹
, 田中 悠
, 村瀬 成康
公報種別:公開公報
出願番号(国際出願番号):特願2016-059482
公開番号(公開出願番号):特開2016-208016
出願日: 2016年03月24日
公開日(公表日): 2016年12月08日
要約:
【課題】高耐圧化を実現可能な半導体素子を提供する。【解決手段】 本開示の一態様に係る半導体素子は、第1導電型の半導体基板101の主面上に配置された第1導電型の炭化珪素半導体層102と、炭化珪素半導体層内に配置された第2導電型の終端領域151と、炭化珪素半導体層とショットキー接合を形成する第1電極159とを備え、終端領域151は、半導体基板の主面の法線方向から見て炭化珪素半導体層表面の一部を囲むように配置されており、第1電極159は、炭化珪素半導体層と接する面を有し、第1電極は、炭化珪素半導体層と接する面の縁部において、終端領域と接し、終端領域は、炭化珪素半導体層の表面に接する第2導電型の高濃度領域121と、高濃度領域の不純物濃度よりも低い濃度で第2導電型の不純物を含み、高濃度領域より下方に位置する第2導電型の低濃度領域122とを含んでいる。【選択図】図1
請求項(抜粋):
主面及び裏面を有する第1導電型の半導体基板と、
前記半導体基板の前記主面上に配置された第1導電型の炭化珪素半導体層と、
前記炭化珪素半導体層内に配置された第2導電型のガードリング領域と、
前記炭化珪素半導体層内に配置された第2導電型のフローティング領域と、
前記炭化珪素半導体層上に配置され、前記炭化珪素半導体層とショットキー接合を形成する第1電極と、
前記半導体基板の前記裏面上に配置され、前記半導体基板とオーミック接合を形成する第2電極とを備え、
前記ガードリング領域は、前記主面の法線方向から見て前記炭化珪素半導体層表面の一部を囲むように配置されており、
前記第1電極は、前記炭化珪素半導体層と接する面を有し、
前記第1電極は、前記炭化珪素半導体層と接する前記面の縁部において、前記ガードリング領域と接し、
前記フローティング領域は、前記主面の法線方向から見て前記ガードリング領域を囲み、かつ前記ガードリング領域と接触しておらず、
前記ガードリング領域および前記フローティング領域の各々は、前記炭化珪素半導体層の表面に接する第2導電型の高濃度領域と、前記高濃度領域より下方に位置する第2導電型の低濃度領域とを含み、
前記高濃度領域の不純物濃度は、前記低濃度領域の不純物濃度よりも高い、半導体素子。
IPC (7件):
H01L 29/872
, H01L 29/47
, H01L 21/28
, H01L 29/06
, H01L 29/861
, H01L 29/868
, H01L 21/329
FI (9件):
H01L29/86 301D
, H01L29/48 M
, H01L21/28 301B
, H01L29/06 301G
, H01L29/91 K
, H01L29/06 301D
, H01L29/86 301M
, H01L29/86 301F
, H01L29/86 301P
Fターム (18件):
4M104AA03
, 4M104BB05
, 4M104BB14
, 4M104BB16
, 4M104CC01
, 4M104CC03
, 4M104DD78
, 4M104DD79
, 4M104EE02
, 4M104EE06
, 4M104EE09
, 4M104EE15
, 4M104EE17
, 4M104EE18
, 4M104FF02
, 4M104FF32
, 4M104GG03
, 4M104GG18
引用特許:
前のページに戻る