ダイヤモンド半導体装置及びその製造方法

発明者： , , , , , , , ,
出願人/特許権者： , ,
代理人 (1件)：塩田伸
公報種別：公開公報
出願番号（国際出願番号）：特願2016-131468
公開番号（公開出願番号）：特開2018-006572
出願日： 2016年07月01日
公開日（公表日）： 2018年01月11日
要約：

【課題】動作特性がノーマリーオフの平面型MOSFET動作が可能なダイヤモンド半導体装置を提供すること。【解決手段】本発明のダイヤモンド半導体装置10は、ダイヤモンド基板1上に配され、{111}面が形成される第1導電型ダイヤモンド半導体層2と、第1導電型ダイヤモンド半導体層2の{111}面が形成される面上に配される導電型が第1導電型ダイヤモンド半導体層2と異なる第2ダイヤモンド半導体層で形成されるソース領域3a及びドレイン領域3bと、全体又は一部が第1導電型ダイヤモンド半導体層2の{111}面上に配され、かつ、上面視で少なくともソース領域3aとドレイン領域3bとの間に配されるゲート絶縁膜4と、ソース領域3a上に配されるソース電極5aと、ドレイン領域3b上に配されるドレイン電極5bと、ゲート絶縁膜4上に配されるゲート電極5cと、を有することを特徴とする。【選択図】図1

請求項（抜粋）：

ダイヤモンド基板と、前記ダイヤモンド基板上に配され、前記ダイヤモンド基板側と反対側の面に{111}面が形成されるとともに、p型及びn型のいずれかの導電型とされる第1導電型ダイヤモンド半導体層と、前記第1導電型ダイヤモンド半導体層の{111}面が形成される面上に配され、前記導電型が前記第1導電型ダイヤモンド半導体層と異なる第2ダイヤモンド半導体層で形成されるソース領域と、前記第1導電型ダイヤモンド半導体層の{111}面が形成される面上に前記ソース領域と離間して配され、前記第2ダイヤモンド半導体層で形成されるドレイン領域と、全体又は一部が前記第1導電型ダイヤモンド半導体層の{111}面上に配され、かつ、上面視で少なくとも前記ソース領域と前記ドレイン領域との間に配されるゲート絶縁膜と、前記ソース領域上に配されるソース電極と、前記ドレイン領域上に配されるドレイン電極と、前記ゲート絶縁膜上に配されるゲート電極と、を有することを特徴とするダイヤモンド半導体装置。

IPC (5件)：

H01L 21/336 , H01L 29/78 , H01L 51/05 , H01L 51/30 , H01L 21/283

FI (5件)：

H01L29/78 301B , H01L29/78 301H , H01L29/28 100A , H01L29/28 250E , H01L21/283 B

Fターム (31件)：

4M104AA10 , 4M104BB06 , 4M104BB09 , 4M104BB14 , 4M104DD34 , 4M104EE03 , 4M104EE16 , 4M104EE20 , 4M104GG09 , 4M104GG18 , 5F140AA05 , 5F140AC39 , 5F140BA04 , 5F140BA20 , 5F140BC12 , 5F140BD11 , 5F140BE09 , 5F140BF01 , 5F140BF05 , 5F140BF07 , 5F140BG30 , 5F140BG37 , 5F140BH06 , 5F140BH49 , 5F140BJ01 , 5F140BJ05 , 5F140BJ07 , 5F140BK17 , 5F140BK23 , 5F140BK29 , 5F140BK39

引用特許：

審査官引用 (7件)

ダイヤモンドの基板にMOS積層体を製造する方法
公報種別：公表公報出願番号：特願2014-548159 出願人：セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク, ユニヴェルシテジョセフフーリエ
単結晶ダイヤモンド基板
公報種別：公開公報出願番号：特願2009-100870 出願人：独立行政法人産業技術総合研究所
ダイヤモンド半導体素子及びその製造方法
公報種別：公開公報出願番号：特願2003-415041 出願人：株式会社神戸製鋼所

全件表示

前のページに戻る