特許
J-GLOBAL ID：201803017553267949

半導体装置、半導体システム、及び電子機器

発明者：
小倉 正徳

小倉 正徳 について

, 
小泉 徹

小泉 徹 について

, 
渡邉 高典

渡邉 高典 について

, 
鈴木 隆典

鈴木 隆典 について

, 
伊庭 潤

伊庭 潤 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (2件)： 阿部 琢磨 ,  黒岩 創吾
公報種別：公開公報
出願番号（国際出願番号）：特願2016-233215
公開番号（公開出願番号）：特開2018-092992
出願日： 2016年11月30日
公開日（公表日）： 2018年06月14日
要約：
【課題】 接続端子に保護回路の電源電位を超えるが入力されても、他の素子への影響が低減されている半導体装置を提供する。【解決手段】 一様態は、半導体素子と、前記半導体素子の出力に基づいた信号を出力する接続端子と、前記接続端子に接続された保護回路と、前記接続端子に接続された電圧制限素子と、を有し、 前記保護回路は、第1電位である第1電源線と、前記第1電位より低い第2電位である第2電源線に接続され、前記電圧制限素子に供給される電位は、前記第2電位より高く、前記第1電位より低い半導体装置に関する。【選択図】 図1
請求項（抜粋）：
半導体素子と、 前記半導体素子の出力に基づいた信号を出力する接続端子と、 前記接続端子に接続された保護回路と、 前記接続端子に接続された電圧制限素子と、 を有し、 前記保護回路は、第1電位である第1電源線と、前記第1電位より低い第2電位である第2電源線に接続され、 前記電圧制限素子に供給される電位は、前記第2電位より高く、前記第1電位より低い ことを特徴とする半導体装置。
IPC (12件)：
H01L 27/146 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/10 ,  H01L 21/824 ,  H01L 27/108 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792 ,  H04N 1/028 ,  H04N 1/19 ,  H04N 5/369
FI (8件)：
H01L27/14 A ,  H01L27/04 H ,  H01L27/10 491 ,  H01L27/10 691 ,  H01L29/78 371 ,  H04N1/028 Z ,  H04N1/04 102 ,  H04N5/335 690
Fターム (41件)：
4M118AA08 ,  4M118AB01 ,  4M118BA06 ,  4M118BA14 ,  4M118CA03 ,  4M118EA18 ,  4M118FA08 ,  4M118HA30 ,  5C024CX03 ,  5C024GY31 ,  5C024HX02 ,  5C051AA01 ,  5C051BA02 ,  5C051DB01 ,  5C051DB04 ,  5C051DB05 ,  5C051DB08 ,  5C051DB09 ,  5C051DB15 ,  5C051DE02 ,  5C051DE12 ,  5C051DE15 ,  5C051DE17 ,  5C051FA01 ,  5C072AA01 ,  5C072BA20 ,  5C072EA06 ,  5C072FA01 ,  5C072UA05 ,  5C072UA06 ,  5C072UA12 ,  5C072XA01 ,  5F038BB04 ,  5F038BH04 ,  5F038BH07 ,  5F038BH12 ,  5F038BH14 ,  5F038BH18 ,  5F083GA14 ,  5F083PR22 ,  5F101BE17
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM