特許
J-GLOBAL ID：202203008482201570
抵抗変化型素子を備えた記憶回路
発明者：
,
出願人/特許権者：
代理人 (3件)：
木村 満
, 森川 泰司
, 佐藤 浩義
公報種別：公開公報
出願番号（国際出願番号）：特願2021-033868
公開番号（公開出願番号）：特開2022-134618
出願日： 2021年03月03日
公開日（公表日）： 2022年09月15日
要約：
【課題】微細化及び大規模化が可能で、且つ、読み出し速度を高速化することができる記憶回路を提供することを目的とする。
【解決手段】記憶回路11は、抵抗変化型素子から構成されたメモリセルMCのメモリセルアレイ21と、読み出し対象のメモリセルMCijの抵抗値をデータ電圧に変換する抵抗電圧変換回路RTjと、リファレンス電圧を生成するリファレンス回路22,RTRと、データ電圧とリファレンス電圧をそれぞれ第1と第2の入力端に受けて比較することにより、読み出しデータを判別するセンスアンプSAと、抵抗電圧変換回路RTjとセンスアンプSAの第1の入力端の間又はリファレンス回路22,RTRとセンスアンプSAの第2の入力端との間に配置されたアナログバッファ回路BUと、を備える。アナログバッファ回路BUの電流駆動能力は大きい。
【選択図】図1
請求項（抜粋）：
少なくとも二段階に抵抗値が変化する抵抗変化型素子から構成されたメモリセルのマトリクスを含むメモリセルアレイと、
前記メモリセルアレイ内の読み出し対象のメモリセルの抵抗値をデータ電圧に変換する抵抗電圧変換回路と、
前記データ電圧との比較に用いるリファレンス電圧を生成するリファレンス回路と、
前記データ電圧とリファレンス電圧をそれぞれ第1と第2の入力端に受け、両電圧を比較することにより、前記読み出し対象のメモリセルに記憶されているデータを判別するセンスアンプと、
前記抵抗電圧変換回路と前記センスアンプの第1の入力端の間と、前記リファレンス回路と前記センスアンプの第2の入力端との間と、の少なくとも一方に配置されたアナログバッファ回路と、
を備える記憶回路。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (2件)
-
国際公開第2016/186086号
-
国際公開第2019/112068号
審査官引用 (6件)
全件表示
前のページに戻る
