Yoshimoto Masahiko

ヨシモトマサヒコ | Yoshimoto Masahiko

Affiliation and department：
Job title： Professor
Research theme for competitive and other funds (9)：

2017 - 【NEDO】超低消費電力データ収集システムの研究開発
2016 - 【NEDO】超低消費電力データ収集システムの研究開発
2015 - 最先端のシステム情報学に関する国際学生交流
2013 - CREST「微細化SRAMのマージン不良最少化技術、不良予知診断、不良回避技術および統合化システムの開発」
2012 - CREST「微細化SRAMのマージン不良最少化技術、不良予知診断、不良回避技術および統合化システムの開発」

Show all

Papers (283)：

OKANO Takaaki, IZUMI Shintaro, KATSUURA Takumi, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko. Multimodal Cardiovascular Information Monitor Using Piezoelectric Transducers for Wearable Healthcare. Journal of Signal Processing Systems. 2018. 1-10
MIYAUCHI Yuki, MORI Haruki, Tetsuya Youkawa, YAMADA Kazuki, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI. Layer Skip Learning using LARS variables for 39% Faster Conversion Time and Lower Bandwidth. IEEE International Conference on Electronics, Circuits, and Systems (ICECS). 2018
MORI Haruki, Tetsuya Youkawa, MIYAUCHI Yuki, YAMADA Kazuki, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI. 28-nm FD-SOI Dual-Port SRAM with MSB-Based Inversion Logic for Low-Power Deep Learning. IEEE International Conference on Electronics, Circuits, and Systems (ICECS). 2018
Tetsuya Youkawa, MORI Haruki, MIYAUCHI Yuki, YAMADA Kazuki, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI. DELAYED WEIGHT UPDATE FOR FASTER CONVERGENCE IN DATA-PARALLEL DEEP LEARNING. 2018 6th IEEE Global Conference on Signal and Information Processing. 2018
NISHIKAWA Yuki, IZUMI Shintaro, YOSHIDA Seiya, YANO Yuji, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko. Hardware Implementation of Autoregressive Model Estimation Using Burg’s Method for Low-Energy Spectral Analysis. IEEE Workshop on Signal Processing Systems 2018. 2018

ｍore...

MISC (14)：

IZUMI Shintaro, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko. 超低消費電力貼り付け型心電・心拍SoC. 応用物理. 2016. 85. 4. 301-305
SODA Shimpei, NAKAMURA Masahide, MATSUMOTO Shinsuke, MATSUBARA Noriyuki, KUGATA Kouji, IZUMI Shintaro, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko. マイクアレイネットワークを用いたホームネットワークサービス向けハンズフリー音声インタフェース. 電子情報通信学会技術研究報告. 2012. Vol. 111, No. 481, pp.73-78
SODA Shimpei, MATSUMOTO Shinsuke, NAKAMURA Masahide, IZUMI Shintaro, KAWAGUCHI Hiroshi, YOSHIMOTO MASAHIKO. マイクアレイネットワークを用いた宅内サービス実現可能性の検討. 電子情報通信学会技術研究報告 CPSY2011-36. 2011. pp.61-66
S. Yoshimoto, T. Amashita, D. Kozuwa, T. Takata, M. Yoshimura, Y. Matsunaga, H. Yasuura, H. Kawaguchi, M. Yoshimoto. Multiple-Bit- Upset Tolerant 8T SRAM Cell Layout with Divided Wordline Structure. Proceedings of Silicon Errors in Logic - System Effects (SELSE). 2011. pp. 106 -111
M. Yoshikawa, S. Okumura, Y. Nakata, Y. Kagiyama, H. Kawaguchi, M. Yoshimoto. Block-Basis On-Line BIST Architecture for Embedded SRAM Using Wordline and Bitcell Voltage Optimal Control. Proceedings of International Symposium on Quality Electronic Design (ISQED). 2011. pp. 322- 325

ｍore...

Patents (22)：

低電圧動作キャッシュメモリ
半導体メモリおよびプログラム(韓国)
メモリセルアレイを用いたIDチップ
データ一括比較処理回路、データ一括比較処理方法およびデータ一括比較プログラム
キャッシュメモリとそのモード切替方法

ｍore...

Books (2)：

OHM大学テキスト・集積回路工学
オーム社 2014
Image LSI System Design Technology
株式会社コロナ社 2003

Lectures and oral presentations (122)：

光電式容積脈波法による脈拍測定の低消費電力化手法
(ヘルスケア・医療情報通信技術研究会(MICT) 2019)
ウェアラブルデバイスのための心拍変動モニタリングにおけるサンプリングレート低減手法
(第35回「センサ・マイクロマシンと応用システム」シンポジウム 2018)
ウェアラブルデバイスのための圧電素子を用いたマルチモーダルな心血管情報の計測
(第34回「センサ・マイクロマシンと応用システム」シンポジウム,01am2-PS-135,広島,2017年11月1日 2017)
消化管内への留置を目的とした飲み込み型デバイスの検討
(第34回「センサ・マイクロマシンと応用システム」シンポジウム,31pm3-PS-46,広島,2017年10月31日 2017)
ノイズフィードバック技術を用いたウェアラブル向け容量結合型心電センサ
(IEICEソサイエティ大会, 2017年9月12-15日,東京 2017)

ｍore...

Education (1)：

- 1977 Nagoya University Graduate School of Engineering

Professional career (2)：

工学修士 (名古屋大学)
博士(工学) (名古屋大学)

Awards (14)：

2018 - 電子情報通信学会電子情報通信学会ELEX Best Paper Award A low power, VLSI object recognition processorusing Sparse FIND Feature for 60fps HDTV resolution video
2017/09 - IEEE International Workshop on Machine Learning for Signal Processing (MLSP), Sep. 2017. Best Student Paper Award A Layer-Block-Wise Pipeline For Memory And Bandwidth Reduction In Distributed Deep Learning
2016/12 - IEEE International Conference on Electronics, Circuits, and Systems (ICECS) IEEE ICECS 2016 Best Paper Award, Dec. 2016 An Low-Energy 8T Dual-Port SRAM for Image Processor with Selective Sourceline Drive Scheme in 28-nm FD-SOI Process Technology
2016/05 - 電子情報通信学会集積回路研究専門委員会 LSIとシステムのワークショップ2016 優秀ポスター賞(学生部門) プロセスばらつき耐性を有する低電圧動作STT-MRAM向けカウンターベース読出し回路
2014/05 - 電子情報通信学会集積回路研究専門委員会優秀ポスター賞 38μAウェアラブル生体情報計測プロセッサ

2008/04 - 財団法人電気・電子学術振興財団第10回LSI IPデザイン・アワード研究助成賞長波帯標準電波を用いた低電力センサノードの垂直統合設計

2008/04 - 財団法人電気・電子学術振興財団第10回LSI IPデザイン・アワード IP賞 2 サブ100mW H.264/AVC MP@L4.1 HDTV 解像度対応整数画素精度動き検出プロセッサコア

2008/04 - 財団法人電気・電子学術振興財団第10回LSI IPデザイン・アワード IP賞 1 VGA 30fps 実時間動画像認識応用オプティカルフロープロセッサコア

2007/12 - IEEE SENSORCOMM 2007 ENOPT 2008 Workshop Best Paper Award Cross-Layer Design for Low-Power Wireless Sensor Node Using Long-Wave Standard Time Code

2007/11 - 電子情報通信学会第11回システムLSIワークショップ IEEEシステムLSI技術賞 DVS環境下での小面積・低電圧動作8T SRAMの設計-32nm世代以降で8Tセルが小面積・低電圧動作を同時に実現

2007/09 - 東京大学大規模集積システム設計教育研究センター IEEE SSCS Japan Chapter Outstanding Design Award ビット線電力を削減する,動画像処理応用 10T 非プリチャージ 2-port SRAM

2007/04 - 財団法人電気・電子学術振興財団第9回LSI IPデザイン・アワード開発奨励賞消費電力を50%削減する動的電圧/周波数スケーリング型H.264 Main Profile@Level 4ビデオデコーダLSI

2007/04 - 財団法人電気・電子学術振興財団第9回LSI IPデザイン・アワード IP賞 2 ット線電力を53%削減できる実時間動画像処理応用2ポートSRAM

2007/04 - 財団法人電気・電子学術振興財団第9回LSI IPデザイン・アワード IP賞 1 超並列画像処理のための,任意位置・水平垂直連続複数画素を同時アクセスできるメモリアーキテクチャ

Show all

※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page