Pat
J-GLOBAL ID：200903001233967256

メモリ制御方法および装置

Inventor：
柏渕 和信

About 柏渕 和信


Applicant, Patent owner：
株式会社アクセス

About 株式会社アクセス


Agent (1)： 松岡 修平
Gazette classification：公開公報
Application number (International application number)：2002339085
Publication number (International publication number)：2003228513
Application date： Nov. 22, 2002
Publication date： Aug. 15, 2003
Summary：
【要約】【課題】 メモリを効率的に制御するとともに、消去ブロックの消去回数の平均化が可能なメモリ制御方法および装置を提供する。【解決手段】 フラッシュメモリを、それぞれ所定サイズを持つ複数のページと、前記ページを複数含み且つ前記フラッシュメモリの消去ブロックの整数倍のサイズを持つ複数のセグメントとによる階層的な構成とし、前記セグメント単位で消去回数を管理する。セグメントの消去回数に基づいて、少なくとも1つの有効ページを含むセグメントを消去セグメントとして選択し、上記消去セグメントに含まれる前記少なくとも1つの有効ページの各々に対して、(1)当該ページの内容を転送する転送先を決定し、(2)当該ページの内容を前記転送先に転送する、という処理を順次行い、前記消去セグメント内の全ての有効ページの転送が終了した後、前記転送元セグメント内のデータを消去する。
Claim (excerpt)：
メモリを、それぞれ所定サイズを持つ複数のページと、前記ページを複数含み且つ前記メモリの消去ブロックの整数倍のサイズを持つ複数のセグメントとによる階層的な構成とし、前記セグメント単位で消去回数を管理するとともに、上位プログラムからのアクセス要求を受け前記ページ単位で前記メモリ内の記憶領域を指定するメモリ制御方法であって、セグメントの消去回数に基づいて、少なくとも1つの有効ページを含むセグメントを消去セグメントとして選択し、上記消去セグメントに含まれる前記少なくとも1つの有効ページの各々に対して、(1)当該ページの内容を転送する転送先を決定し、(2)当該ページの内容を前記転送先に転送する、という処理を順次行い、前記消去セグメント内の全ての有効ページの転送が終了した後、前記転送元セグメント内のデータを消去すること、を特徴とするメモリ制御方法。
IPC (4)：
G06F 12/02 510 ,  G06F 12/02 570 ,  G06F 12/00 542 ,  G06F 12/00 597
FI (4)：
G06F 12/02 510 A ,  G06F 12/02 570 A ,  G06F 12/00 542 K ,  G06F 12/00 597 U
F-Term (7)：
5B060AA02 ,  5B060AA06 ,  5B060AA08 ,  5B060AA14 ,  5B082CA05 ,  5B082CA08 ,  5B082JA06
Patent cited by the Patent：
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM