Pat
J-GLOBAL ID：200903001625208884

半導体装置及びその製造方法

Inventor：
井上 聡

About 井上 聡

, 
ピエロ・ミグリオラート

About ピエロ・ミグリオラート


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 渡邊 隆 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001211113
Publication number (International publication number)：2002110829
Application date： Jul. 11, 2001
Publication date： Apr. 12, 2002
Summary：
【要約】【課題】 記憶機能が付与され、例えば、携帯電話、ラップトップパソコン、DVDプレーヤー等の電子装置に応用が可能な半導体装置を提供することである。【解決手段】 TTFメモリ11は、基板21上に形成したソース22a、チャンネル22b、及びドレイン22cの各領域を有するポリシリコン層22と、このポリシリコン層22上に形成したゲート酸化膜(絶縁膜)23、25とを備え、このゲート酸化膜23、25内に、注入されたキャリアの電荷を捕獲する粒状の複数のシリコン粒子24を内在させる。具体的には、ゲート酸化膜は、第1ゲート酸化膜23と、この第1ゲート酸化膜上23に形成された第2ゲート酸化膜25とから成る。複数のシリコン粒子24は、第1ゲート酸化膜23と第2ゲート酸化膜25との間に挟んで内在させる。第1ゲート酸化膜23は極薄の厚さに形成される。
Claim (excerpt)：
基板と、基板上に形成されたソース、チャネル、ドレインの各領域を有する半導体層と、半導体層上に形成された絶縁膜と、この絶縁膜内に内在させ且つ注入されたキャリアの電荷を捕獲する粒状の電荷捕獲体とを備えた半導体装置。
IPC (5)：
H01L 21/8247 ,  H01L 27/115 ,  H01L 29/786 ,  H01L 29/788 ,  H01L 29/792
FI (3)：
H01L 29/78 371 ,  H01L 29/78 613 B ,  H01L 27/10 434
F-Term (30)：
5F083EP17 ,  5F083EP22 ,  5F083ER09 ,  5F083HA02 ,  5F083JA36 ,  5F083JA39 ,  5F101BA54 ,  5F101BB02 ,  5F101BC02 ,  5F101BC11 ,  5F101BD30 ,  5F110AA09 ,  5F110BB08 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE03 ,  5F110EE04 ,  5F110EE09 ,  5F110FF02 ,  5F110FF09 ,  5F110FF25 ,  5F110FF29 ,  5F110FF40 ,  5F110GG02 ,  5F110GG13 ,  5F110HJ13 ,  5F110NN02 ,  5F110PP03 ,  5F110QQ11
Patent cited by the Patent：
Cited by examiner (11)
Show all

Return to Previous Page

TOP

BOTTOM