半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：芝野正雅
Gazette classification：公開公報
Application number (International application number)：2001140113
Publication number (International publication number)：2002334855
Application date： May. 10, 2001
Publication date： Nov. 22, 2002
Summary：

【要約】 (修正有)【課題】高効率、低ロスの半導体装置を製造するためにウエファの薄膜化が進められているが、面取り量が100〜500μmのウエファにエピタキシャル層を形成すると、ウエファ周端部で面取り部分に沿ってエピタキシャル層が放物線状にだれてしまう。150μm以下のウエファ厚に仕上げる場合にだれの部分で表面保護シートとウエファの間に隙間ができ、強度が不充分となるのでウエファ割れの原因になる。【解決手段】本発明は入荷後のウエファをグラインディング研削し、その後ミラーポリッシュを施して面取り量を10〜50μmまで縮小し、且つエピタキシャル層を30μm以下に形成するもので、これによりウエファ周端部のエピタキシャル層によるダレやクラウン突起の影響を抑制でき、素子形成後にB/G研削する場合に十分な強度があるのでウエファの薄膜化に寄与できる。

Claim (excerpt)：

ウエファ表面を研削して該ウエファ周部端部の面取り量を仕入れ時の半分以下まで縮小する工程と、前記ウエファ表面を鏡面研磨して前記面取り量をさらに縮小して仕入れ時の1/10程度にする工程と、前記ウエファ表面にエピタキシャル層を形成する工程と、前記ウエファ表面に半導体素子領域を形成後前記ウエファの裏面をB/G研削して該ウエファを所望の仕上げ厚みにする工程とを具備することを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/304 621 , H01L 21/304 , H01L 21/304 631 , B24B 37/00 , H01L 21/20

FI (5)：

H01L 21/304 621 C , H01L 21/304 621 D , H01L 21/304 631 , B24B 37/00 Z , H01L 21/20

F-Term (6)：

3C058AA04 , 3C058AA07 , 3C058CA01 , 3C058CB01 , 3C058DA12 , 5F052KA05

Patent cited by the Patent：

Cited by examiner (13)

半導体装置の製法
Gazette classification：公開公報 Application number：特願平9-355967 Applicant：ローム株式会社
特開平3-187223
エピタキシャル・ウェーハ
Gazette classification：公開公報 Application number：特願平8-322919 Applicant：株式会社東芝

Show all

Return to Previous Page