Pat
J-GLOBAL ID：200903003174338536
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (3)：
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
Gazette classification：公開公報
Application number (International application number)：2006225982
Publication number (International publication number)：2008053326
Application date： Aug. 23, 2006
Publication date： Mar. 06, 2008
Summary：
【課題】 スループット向上に有利な縦型バッチ処理装置を用いたALD成膜では、半導体基板上に形成されているキャパシタ用などの孔が微細化され深くなるほど、孔底に形成される誘電体の信頼性が低下する問題を解決する。【解決手段】 原料ガスおよび反応ガス供給後のパージステップを真空パージとガスパージの2段階パージとし、且つ、反応ガス供給ステップをさらに細分化したガスフローシーケンスからなるALD成膜法により誘電体を形成するようにした。深い孔底でも信頼性の高い誘電体を形成でき、キャパシタおよび半導体装置の信頼性向上に寄与する。【選択図】図7
Claim (excerpt)：
縦型バッチ処理装置を用い、複数枚の半導体基板上に、ALD法で薄膜を形成する半導体装置の製造方法であって、
(1)大気圧より低い圧力の反応室内に原料ガスを供給する第1のステップと、
(2)前記反応室内を真空パージする第2のステップと、
(3)前記反応室内をガスパージする第3のステップと、
(4)前記反応室内に反応ガスを供給する第4のステップと、
(5)前記反応室内を真空パージする第5のステップと、
(6)前記反応室内をガスパージする第6のステップと、
を1サイクルとして、複数サイクル繰り返し、前記半導体基板上に所定の膜厚の薄膜を形成する工程を少なくとも有し、
前記反応ガスを供給する第4のステップは、さらに細分化ステップを有し、
前記細分化ステップは、
(4-1)前記反応室内に反応ガスを供給するステップと、
(4-2)前記反応室内を真空パージするステップと、
(4-1)前記反応室内をガスパージするステップと、
からなり、前記(4-1)から(4-3)のステップを1サイクルとして、複数サイクル繰り返し、前記反応室内に反応ガスを供給することを特徴とする半導体装置の製造方法。
IPC (2)：
FI (2)：
F-Term (20)：
4K030AA11
, 4K030AA14
, 4K030BA01
, 4K030BA17
, 4K030BA18
, 4K030BA22
, 4K030BA42
, 4K030BA43
, 4K030BB12
, 4K030CA04
, 4K030CA17
, 4K030FA10
, 4K030HA01
, 4K030LA15
, 5F058BA06
, 5F058BC03
, 5F058BF02
, 5F058BF27
, 5F058BF29
, 5F058BJ04
Cited by applicant (6)
Show all
Cited by examiner (7)
Show all
Return to Previous Page
