Pat
J-GLOBAL ID：200903011484057963

半導体装置の製造方法

Inventor：
功刀 敬治

About 功刀 敬治


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 加藤 朝道
Gazette classification：公開公報
Application number (International application number)：1999057947
Publication number (International publication number)：2000260768
Application date： Mar. 05, 1999
Publication date： Sep. 22, 2000
Summary：
【要約】【課題】メタルCMPで起こる問題(スクラッチの発生、エロージョンの発生)及び追加で酸化膜CMP行なう場合に起こる問題(工程数・コストの増大、スクラッチの発生、ウェハー内でのばらつき)を解決することができる半導体装置の製造方法の提供。【解決手段】金属配線(図2の1)が配設された第1の絶縁膜(図2の2)の上層に第2の絶縁膜(図2の3)及び犠牲膜(図2の4)を積層し、金属配線と導通を取るためのプラグ孔を形成後、全面に堆積した金属膜をメタルCMPを用いてエッチバックするに際して、犠牲膜をメタルCMPのエッチングストッパとして用い、メタルCMP終了後にスクラッチ(図2の8)の発生した犠牲層を除去することによって、第2の絶縁膜の損傷を防止する。
Claim (excerpt)：
基板に配設された金属配線上層に絶縁膜を形成後、前記金属配線と導通を取るためのプラグ孔を形成し、前記基板全面に堆積した金属膜をメタルCMPを用いてプラグ孔以外の部分を除去することにより、前記プラグ孔内部を前記金属膜で埋設する半導体装置の製造方法において、前記絶縁膜形成後前記プラグ孔形成前に該絶縁膜上層に犠牲膜を形成し、該犠牲膜をメタルCMPのポリッシングストッパとして用いた後、メタルCMPにより損傷した該犠牲層を除去することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/3205 ,  H01L 21/304 622 ,  H01L 21/306
FI (3)：
H01L 21/88 K ,  H01L 21/304 622 X ,  H01L 21/306 D
F-Term (39)：
5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK19 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ20 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR15 ,  5F033TT02 ,  5F033XX01 ,  5F033XX33 ,  5F043AA10 ,  5F043AA24 ,  5F043AA35 ,  5F043AA37 ,  5F043BB03 ,  5F043BB16 ,  5F043BB23 ,  5F043BB25 ,  5F043DD15 ,  5F043DD16 ,  5F043DD30 ,  5F043FF01 ,  5F043FF07 ,  5F043GG03 ,  5F043GG10
Patent cited by the Patent：
Cited by examiner (13)
Show all

Return to Previous Page

TOP

BOTTOM