Pat
J-GLOBAL ID：200903014328481584

半導体素子収納用パッケージの配線の検査方法および検査装置

Inventor：
林 龍一

About 林 龍一

, 
小林 実

About 小林 実


Applicant, Patent owner：
京セラ株式会社

About 京セラ株式会社


Gazette classification：公開公報
Application number (International application number)：1999225819
Publication number (International publication number)：2001051005
Application date： Aug. 09, 1999
Publication date： Feb. 23, 2001
Summary：
【要約】【課題】配線の断線および短絡等を正確に検査可能で、また製造途中でリードタイバーを切断する工程および検査後再びリードタイバーを取り付ける工程をなくし、信頼性の高い半導体パッケージを作製すること。【解決手段】搭載される半導体素子と外部接続用の複数のリード端子4との間を接続する配線3が形成された半導体素子収納用パッケージを用い、配線3の一端部に周波数が100kHz〜100MHzの電気信号を入力する入力用測定端子5aを、配線3の他端部に出力用測定端子6aをそれぞれ当接または近接させることにより、配線3の導通状態を検査する。
Claim (excerpt)：
搭載される半導体素子の電極と外部接続用の複数のリード端子との間を電気的に接続する複数の配線が形成された半導体素子収納用パッケージを用い、前記配線の一端部に周波数が100kHz〜100MHzの電気信号を入力する入力用測定端子を、他端部に出力用測定端子をそれぞれ当接または近接させることにより、前記配線の導通状態を検査することを特徴とする半導体素子収納用パッケージの配線の検査方法。
F-Term (5)：
2G014AA02 ,  2G014AA03 ,  2G014AA13 ,  2G014AB51 ,  2G014AC07
Patent cited by the Patent：
Cited by examiner (12)
Show all

Return to Previous Page

TOP

BOTTOM