半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：京本直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000394803
Publication number (International publication number)：2002198368
Application date： Dec. 26, 2000
Publication date： Jul. 12, 2002
Summary：

【要約】【課題】微細なN(P)MOSトランジスタの性能を簡便なシリコン窒化膜の成膜方法でもって向上させる。【解決手段】シリコン基板1の表面にゲート絶縁膜3、多結晶シリコン層4とシリサイド層5から成る微細なゲート電極6を形成し、更に、ゲート電極6の側壁にサイドウォール絶縁膜7を形成し、シリサイド層5を表面に有するソース・ドレイン拡散層8を形成してMOSトランジスタを作製する。そして、NH3 とSiHX F4-X (X=0,1,2,3,4)を反応ガスとする熱CVD法において反応室内での上記反応ガスの圧力を1×104 Paレベルにして、上記MOSトランジスタの全面を被覆し引張り応力を有するシリコン窒化膜9を短時間に成膜する。あるいは、上記シリコン窒化膜9表面に層間絶縁膜10を形成する。

Claim (excerpt)：

NH3 とSiHX F4-X (X=0,1,2,3,4)を含む反応ガス中の熱CVD法において反応室内での前記反応ガスの圧力を104 Paオーダーにして、半導体基板上に設けた絶縁ゲート電界効果トランジスタ(以下、MOSトランジスタという)表面を被覆するシリコン窒化膜を成膜することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/318 , H01L 29/78

FI (3)：

H01L 21/318 B , H01L 29/78 301 N , H01L 29/78 301 F

F-Term (16)：

5F040DA22 , 5F040EC01 , 5F040EC07 , 5F040EC13 , 5F040ED03 , 5F040EH02 , 5F040EJ08 , 5F040EK05 , 5F040FA05 , 5F040FC19 , 5F058BA20 , 5F058BC08 , 5F058BF04 , 5F058BF24 , 5F058BF30 , 5F058BJ02

Patent cited by the Patent：

Cited by examiner (9)

共形HリッチSi3N4層の形成方法
Gazette classification：公開公報 Application number：特願2001-223877 Applicant：インターナショナル・ビジネス・マシーンズ・コーポレーション
半導体集積回路装置の製造方法
Gazette classification：公開公報 Application number：特願2000-232191 Applicant：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
不揮発性半導体メモリ
Gazette classification：公開公報 Application number：特願平11-076061 Applicant：株式会社東芝

Show all

Return to Previous Page