Pat

J-GLOBAL ID：200903017432727578

2つの仕事関数を備えたCMOSデバイスの製造方法

Inventor： チャン・ショウ-ゼン ,  ユ・ホン・ユ ,  アナベラ・ベロソ ,  リタ・フォス ,  ステファン・クビセック ,  セルジュ・ビースマン ,  ラグナス・シンガナマラ ,  アンネ・ラウウェルス ,  バルト・オンシア
Applicant, Patent owner： アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ ,  タイワン・セミコンダクター・マニュファクチャリング・カンパニー・リミテッド
Agent (3)： 山田 卓二 ,  田中 光雄 ,  中野 晴夫
Gazette classification：公開公報
Application number (International application number)：2008002367
Publication number (International publication number)：2008211182
Application date： Jan. 09, 2008
Publication date： Sep. 11, 2008
Summary：

【課題】本発明は、2つの仕事関数の半導体デバイスの製造方法を提供する。【解決手段】製造方法は、基板の第1領域及び第2領域上にデバイスを設けることを備える。これは、基板の第1領域及び第2領域上に誘電性層を設けること、及び第1及び第2領域の両方の誘電性層の上部にゲート電極を設けることによってなされる。第1領域上のゲート電極及び第2領域上のゲート電極の両方は仕事関数を有する。上記方法は、さらに、誘電性層とゲート電極との間で第1領域上にキャッピング層を設けることで第1領域上のゲート電極の仕事関数を変更し、及び第2領域における誘電性層とゲート電極との間の界面でスピーシーズを導入するようにスピーシーズを埋め込むことにより第2領域上のゲート電極の仕事関数を変更することを備える。【選択図】図20

Claim (excerpt)：

2つの仕事関数半導体デバイスの製造方法において、 -基板の第1領域及び第2領域上に誘電性層を設けること、ここで第1領域上の誘電性層は第2領域上の誘電性層とともに一体に堆積され、さらに、 -第1及び第2領域の両方の誘電性層の上部にゲート電極を設けること、ここで第1領域上のゲート電極は第2領域上のゲート電極とともに一体に堆積され、かつ第1領域上のゲート電極及び第2領域上のゲート電極の両方は仕事関数を有し、 によって、基板の第1領域及び第2領域上にそれぞれデバイスを設けることを備え、 上記方法は、さらに、 誘電性層とゲート電極との間で第1領域上にキャッピング層を設け第2領域上には設けないことで第1領域上のゲート電極の仕事関数を変更し、及び 第1領域ではなく第2領域における誘電性層とゲート電極との間の界面でスピーシーズを導入するようにスピーシーズを埋め込むことにより第2領域上のゲート電極の仕事関数を変更する、 ことを備えた、2つの仕事関数半導体デバイスの製造方法。

IPC (8)：

H01L 21/823 ,  H01L 27/092 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/306 ,  H01L 21/283 ,  H01L 29/78 ,  H01L 21/314

FI (6)：

H01L27/08 321D ,  H01L29/58 G ,  H01L21/306 D ,  H01L21/283 C ,  H01L29/78 301G ,  H01L21/314 M

F-Term (92)：

4M104AA01 ,  4M104AA02 ,  4M104AA04 ,  4M104AA05 ,  4M104AA09 ,  4M104BB01 ,  4M104BB19 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB30 ,  4M104BB32 ,  4M104BB34 ,  4M104BB36 ,  4M104BB38 ,  4M104BB39 ,  4M104BB40 ,  4M104CC05 ,  4M104DD26 ,  4M104DD78 ,  4M104DD84 ,  4M104EE03 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F043AA37 ,  5F043AA38 ,  5F043BB25 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB05 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BB14 ,  5F048BB17 ,  5F048BB18 ,  5F048BG12 ,  5F048BG13 ,  5F058BA11 ,  5F058BA20 ,  5F058BC02 ,  5F058BC08 ,  5F058BC09 ,  5F058BC11 ,  5F058BC12 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BD10 ,  5F058BD15 ,  5F058BD16 ,  5F058BD18 ,  5F058BF02 ,  5F058BF06 ,  5F058BH11 ,  5F058BJ04 ,  5F140AA06 ,  5F140AB03 ,  5F140BA01 ,  5F140BA03 ,  5F140BA05 ,  5F140BA07 ,  5F140BA08 ,  5F140BD01 ,  5F140BD04 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BD17 ,  5F140BF01 ,  5F140BF03 ,  5F140BF04 ,  5F140BF05 ,  5F140BF08 ,  5F140BF09 ,  5F140BF10 ,  5F140BF11 ,  5F140BF15 ,  5F140BF38 ,  5F140BG32 ,  5F140CB01 ,  5F140CB04

Patent cited by the Patent：

Cited by examiner (8)

• CMOS半導体装置
  Gazette classification：公開公報   Application number：特願2005-036575   Applicant：株式会社東芝
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2005-167903   Applicant：株式会社ルネサステクノロジ, 独立行政法人産業技術総合研究所
• 半導体装置
  Gazette classification：公開公報   Application number：特願2004-293936   Applicant：三星電子株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2002-112182   Applicant：日本電気株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2003-326583   Applicant：株式会社半導体先端テクノロジーズ
• 相補型電界効果トランジスタ及びその製造方法
  Gazette classification：公開公報   Application number：特願2003-011843   Applicant：株式会社東芝
• 半導体装置及び半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2002-087505   Applicant：株式会社東芝
• 相補型半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2004-064485   Applicant：ローム株式会社