Pat
J-GLOBAL ID:200903052758643129

半導体装置

Inventor:
Applicant, Patent owner:
Agent (4): 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
Gazette classification:公開公報
Application number (International application number):2004293936
Publication number (International publication number):2006108439
Application date: Oct. 06, 2004
Publication date: Apr. 20, 2006
Summary:
【課題】 ゲートリーク電流および閾値電圧が低く、CMOS構造を有する半導体装置を提供する。【解決手段】 NMOSFETは、シリコン酸化膜10と、ハフニウムシリケート膜11とからなるゲート絶縁膜と、このゲート絶縁膜の上に形成されたN型ポリシリコン膜15を有するゲート電極とを備える。また、PMOSFETは、シリコン酸化膜12と、ハフニウムシリケート膜13と、アルミニウム酸化膜14とからなるゲート絶縁膜と、このゲート絶縁膜の上に形成されたP型ポリシリコン膜16を有するゲート電極とを備える。アルミニウム酸化膜14の膜厚は2nm以下であることが好ましい。【選択図】 図1
Claim (excerpt):
シリコン基板上にNMOSFETとPMOSFETとで構成されるCMOSFETを備えた半導体装置において、 前記NMOSFETは、前記シリコン基板の上に形成されたシリコン酸化膜と、該シリコン酸化膜の上に形成された第1の金属酸化膜とからなるゲート絶縁膜と、 該ゲート絶縁膜の上に形成されたN型ポリシリコン膜を有するゲート電極とを備え、 前記PMOSFETは、前記シリコン基板の上に形成されたシリコン酸化膜と、該シリコン酸化膜の上に形成された第1の金属酸化膜と、該第1の金属酸化膜の上に形成された第2の金属酸化膜とからなるゲート絶縁膜と、 該ゲート絶縁膜の上に形成されたP型ポリシリコン膜を有するゲート電極とを備え、 前記第1の金属酸化膜は、ハフニウムを含む酸化膜であることを特徴とする半導体装置。
IPC (2):
H01L 27/092 ,  H01L 21/823
FI (1):
H01L27/08 321D
F-Term (18):
5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BA14 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB15 ,  5F048BB17 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG13 ,  5F048DA27
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (8)
Show all

Return to Previous Page