Pat
J-GLOBAL ID：200903019235651244

ひずみ層を有するヘテロ接合半導体デバイスを形成する方法

Inventor：
ハン・ミン・リアウ

About ハン・ミン・リアウ

, 
カーティス・リー・バート

About カーティス・リー・バート

, 
クリフォード・ピー・ステイン

About クリフォード・ピー・ステイン


Applicant, Patent owner：
モトローラ・インコーポレイテッド

About モトローラ・インコーポレイテッド


Agent (1)： 大貫 進介 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998111477
Publication number (International publication number)：1998308513
Application date： Apr. 07, 1998
Publication date： Nov. 17, 1998
Summary：
【要約】【課題】 弛緩層上に形成された伸張層を有するヘテロ接合を低レベルの欠陥で形成するための方法を提供する。【解決手段】 弛緩半導体層12を形成する方法は、基板11上に伸張半導体層を形成する段階を含む。伸張半導体層は、基板11とは異なる格子定数を有する。伸張半導体層を酸化環境にさらすことなく、伸張半導体層が熱応力を用いて弛緩される。
Claim (excerpt)：
ヘテロ接合半導体装置を形成する方法であって:第1格子定数を有する第1材料によって構成される基板(11)を反応炉室内に入れる段階;前記基板(11)上に第1層を形成する段階であって、当該第1層は前記第1格子定数とは異なる第2格子定数を有する第2材料によって構成され、それによって当該第1層が伸張層を形成するようにする段階;および前記基板を酸化環境に晒す前であり、かつ前記基板が前記反応炉室内にある間に前記伸張層を弛緩させ、弛緩層(12)を形成する段階;によって構成されることを特徴とする方法。
FI (2)：
H01L 29/78 301 J ,  H01L 29/78 301 B
Patent cited by the Patent：
Cited by examiner (6)
Show all
Article cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM