Pat
J-GLOBAL ID:200903023687329002
半導体集積回路装置およびその製造方法
Inventor:
,
,
,
,
Applicant, Patent owner:
Agent (1):
筒井 大和
Gazette classification:公開公報
Application number (International application number):1999123927
Publication number (International publication number):2000315778
Application date: Apr. 30, 1999
Publication date: Nov. 14, 2000
Summary:
【要約】【課題】 白金族金属、白金族合金または白金族金属の導電性酸化物を主成分とする膜を電極材料に用いた容量素子を有するDRAMの微細化を推進する。【解決手段】 酸化シリコン膜43に溝44を形成した後、あらかじめ酸化シリコン膜43の下層に形成しておいた導電性下地膜42をカソード電極とする電解メッキ法によって、溝44の内部にPt膜45を形成する。その後、酸化シリコン膜43をエッチングで除去した後、Pt膜45をマスクにして導電性下地膜42をドライエッチングすることにより、Pt膜45とその下部に残った導電性下地膜42とで容量素子の下部電極を形成する。
Claim (excerpt):
半導体基板の主面上に形成されたメモリセル選択用MISFETと、前記メモリセル選択用MISFETのソース、ドレインの一方に電気的に接続された第1電極および前記第1電極の上部に容量絶縁膜を介して形成された第2電極によって構成される容量素子とからなるメモリセルを有する半導体集積回路装置であって、前記容量素子の前記第1電極は、第1導電性接続体と、前記第1導電性接続体の上部に形成された第1導電体膜との積層膜によって構成され、前記第1導電性接続体および前記第1導電体膜のそれぞれは、白金族金属、白金族合金または白金族金属の導電性酸化物を主成分とする膜からなり、前記第1導電体膜の膜厚は、前記第1導電性接続体の膜厚よりも大きいことを特徴とする半導体集積回路装置。
IPC (7):
H01L 27/108
, H01L 21/8242
, H01L 21/28 301
, H01L 27/04
, H01L 21/822
, H01L 27/10 451
, H01L 27/10 461
FI (7):
H01L 27/10 651
, H01L 21/28 301 Z
, H01L 27/10 451
, H01L 27/10 461
, H01L 27/04 C
, H01L 27/10 621 B
, H01L 27/10 621 C
F-Term (68):
4M104AA01
, 4M104BB01
, 4M104BB06
, 4M104BB25
, 4M104CC05
, 4M104DD04
, 4M104DD37
, 4M104DD52
, 4M104DD53
, 4M104DD55
, 4M104DD65
, 4M104DD79
, 4M104DD84
, 4M104EE16
, 4M104FF06
, 4M104FF13
, 4M104FF14
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104GG16
, 5F038AC05
, 5F038AC09
, 5F038AC10
, 5F038AC15
, 5F038DF05
, 5F038EZ14
, 5F038EZ15
, 5F038EZ18
, 5F083AD42
, 5F083FR02
, 5F083GA02
, 5F083GA27
, 5F083JA05
, 5F083JA06
, 5F083JA13
, 5F083JA14
, 5F083JA15
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA56
, 5F083KA05
, 5F083KA20
, 5F083LA30
, 5F083MA03
, 5F083MA04
, 5F083MA05
, 5F083MA06
, 5F083MA17
, 5F083MA20
, 5F083NA01
, 5F083PR03
, 5F083PR05
, 5F083PR06
, 5F083PR10
, 5F083PR12
, 5F083PR15
, 5F083PR23
, 5F083PR29
, 5F083PR33
, 5F083PR39
, 5F083PR40
, 5F083PR44
, 5F083PR54
, 5F083ZA06
Patent cited by the Patent:
Cited by examiner (6)
-
半導体集積回路装置およびその製造方法
Gazette classification:公開公報
Application number:特願平7-325337
Applicant:株式会社日立製作所
-
マイクロ電子構造体とその製造法
Gazette classification:公開公報
Application number:特願平7-196766
Applicant:テキサスインスツルメンツインコーポレイテツド
-
高密度、高誘電率メモリ装置内の内部電極形成方法並びに装置
Gazette classification:公開公報
Application number:特願平8-143170
Applicant:テキサスインスツルメンツインコーポレイテツド
Show all
Return to Previous Page