Pat
J-GLOBAL ID:200903024754155193
化合物半導体素子及びその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
菅原 正倫
Gazette classification:公開公報
Application number (International application number):2003022685
Publication number (International publication number):2004235473
Application date: Jan. 30, 2003
Publication date: Aug. 19, 2004
Summary:
【課題】バッファ層と素子層との境界において結晶欠陥が発生しにくく、ひいては高品質の素子層を安定的に実現できる半導体素子構造及び製造方法を提供する。【解決手段】SiC、サファイア又はシリコンよりなる単結晶基板1上にInxGayAl1-x-yNにより構成された半導体素子層50をヘテロエピタキシャル成長させるに際して、半導体素子層50との境界側にて単結晶基板1との境界側よりもInN混晶比aが大となるように形成されたAl1-aInaN層をバッファ層2として用いる。InNはGaNよりも格子定数が大であり、InN混晶比aを調整することにより、GaNやAlN又はそれらを組合せた従来のバッファ層と比較して、半導体素子層50との境界側にてバッファ層2の格子定数を、半導体素子層50の格子定数により近づけることができる。他方、単結晶基板1側においては、InN混晶比aを減ずることで、単結晶基板1との格子定数差も効果的に縮小できる。【選択図】 図1
Claim (excerpt):
InxGayAl1-x-yN(ただし、0≦x<1、0≦y≦1、0<x+y≦1)よりなる半導体素子層が、層厚方向の少なくとも一部区間がAl1-aInaN(aはInN混晶比、0<a<1)よりなるAlInN層とされたバッファ層を介して、単結晶基板上にエピタキシャル成長されてなることを特徴とする化合物半導体素子。
IPC (8):
H01L21/20
, H01L21/205
, H01L21/338
, H01L29/201
, H01L29/778
, H01L29/812
, H01L33/00
, H01S5/323
FI (6):
H01L21/20
, H01L21/205
, H01L29/201
, H01L33/00 C
, H01S5/323 610
, H01L29/80 H
F-Term (50):
5F041CA04
, 5F041CA12
, 5F041CA40
, 5F041CA65
, 5F045AA04
, 5F045AA05
, 5F045AB18
, 5F045AC01
, 5F045AC08
, 5F045AC09
, 5F045AC12
, 5F045AC19
, 5F045AD09
, 5F045AD10
, 5F045AD11
, 5F045AD12
, 5F045AD13
, 5F045AF02
, 5F045AF03
, 5F045AF09
, 5F045BB12
, 5F045CA06
, 5F045CA07
, 5F045CA09
, 5F045CA10
, 5F045CA12
, 5F045CB02
, 5F052KA02
, 5F052KA05
, 5F073AA55
, 5F073CA17
, 5F073CB05
, 5F073CB08
, 5F073DA05
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ10
, 5F102GK04
, 5F102GK08
, 5F102GK09
, 5F102GL04
, 5F102GM04
, 5F102GM07
, 5F102GM08
, 5F102GN04
, 5F102GQ01
, 5F102GR04
, 5F102HC01
Patent cited by the Patent:
Cited by examiner (6)
Show all
Return to Previous Page