Pat
J-GLOBAL ID：200903025519588070

半導体素子の製造方法

Inventor：
瀧 哲也

About 瀧 哲也

, 
西島 和樹

About 西島 和樹

, 
牛田 泰久

About 牛田 泰久


Applicant, Patent owner：
豊田合成株式会社

About 豊田合成株式会社


Agent (1)： 藤谷 修
Gazette classification：公開公報
Application number (International application number)：2003161271
Publication number (International publication number)：2004363401
Application date： Jun. 05, 2003
Publication date： Dec. 24, 2004
Summary：
【課題】p型半導体層の結晶成長温度を従来より低くして、活性層の物性的劣化を回避又は緩和することにより素子性能(入出力レベル)を向上させる。【解決手段】基板1の温度を890°Cに昇温して、N2 を10リットル/分、TMGを1.6×10-5モル/分、TMAを6×10-6モル/分、CP2 Mgを4×10-7モル/分で供給して、膜厚約200Å、濃度5×1019/cm3 のマグネシウム(Mg)をドープしたp型Al0.15Ga0.85Nから成るp型クラッド層6を形成した。【選択図】 図1
Claim (excerpt)：
III族窒化物系化合物半導体の結晶成長によって生成される半導体層を多数積層することにより形成され、インジウム(In)を含んだ半導体層を有して成る活性層を備えた、半導体素子の製造方法であって、 前記活性層よりも後から積層される少なくとも1層のp型半導体層の結晶成長温度を820°C以上910°C以下とし、 前記p型半導体層の原料ガスを運ぶキャリアガスとして、希ガス(He,Ne,Ar,Kr,Xe,Rn)又は窒素ガス(N2 )を用いた ことを特徴とする半導体素子の製造方法。
IPC (3)：
H01L33/00 ,  C23C16/34 ,  H01L21/205
FI (3)：
H01L33/00 C ,  C23C16/34 ,  H01L21/205
F-Term (37)：
4K030AA11 ,  4K030AA16 ,  4K030AA18 ,  4K030BA38 ,  4K030BB12 ,  4K030CA05 ,  4K030FA10 ,  4K030JA01 ,  4K030JA10 ,  4K030LA14 ,  5F041AA03 ,  5F041CA04 ,  5F041CA05 ,  5F041CA40 ,  5F041CA57 ,  5F041CA65 ,  5F041CA85 ,  5F041CA87 ,  5F041CA88 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AC08 ,  5F045AC12 ,  5F045AC15 ,  5F045AC19 ,  5F045AD08 ,  5F045AD11 ,  5F045AD12 ,  5F045AD15 ,  5F045AF04 ,  5F045AF09 ,  5F045AF13 ,  5F045CA09 ,  5F045CA13 ,  5F045DA55 ,  5F045EB15
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM