Pat
J-GLOBAL ID:200903034659065956
プリント配線板
Inventor:
Applicant, Patent owner:
Agent (1):
佐藤 隆久
Gazette classification:公開公報
Application number (International application number):1999241257
Publication number (International publication number):2001068801
Application date: Aug. 27, 1999
Publication date: Mar. 16, 2001
Summary:
【要約】【課題】 内部雑音の影響を抑えることが可能なプリント配線板を提供する。【解決手段】 プリント配線板100は、信号層110,180を外層に有し、電源層140,150とグランド層120,170とを内層に有する。電源層140,150は、グランド層120,170の間の領域内に位置する。グランド層120,170は、電源層140,150の周縁を囲むように設けられたビアホール105によって互いに接続されている。電源層140,150は、グランド層120,170と電源層140,150との間でそれらの寸法に応じて発生する内部雑音の電磁波が前記領域外に放射されることを抑えるような位置に配置されている。
Claim (excerpt):
第1および第2のグランド層と、前記第1および第2のグランド層の間の領域内に位置する電源層とを有し、前記電源層は、前記第1および/または第2のグランド層と前記電源層との間でそれらの寸法に応じて発生する電磁波が前記領域外に放射されることを抑えるような位置に配置されているプリント配線板。
IPC (3):
H05K 1/02
, H05K 3/46
, H05K 9/00
FI (3):
H05K 1/02 P
, H05K 3/46 Z
, H05K 9/00 R
F-Term (27):
5E321AA17
, 5E321BB21
, 5E321GG01
, 5E321GG05
, 5E338AA03
, 5E338BB02
, 5E338BB13
, 5E338BB16
, 5E338BB25
, 5E338CC01
, 5E338CC04
, 5E338CC06
, 5E338CD01
, 5E338CD11
, 5E338CD23
, 5E338EE13
, 5E346AA12
, 5E346AA15
, 5E346AA42
, 5E346AA43
, 5E346BB02
, 5E346BB03
, 5E346BB04
, 5E346BB07
, 5E346BB11
, 5E346BB15
, 5E346HH01
Patent cited by the Patent:
Cited by examiner (9)
-
プリント配線板
Gazette classification:公開公報
Application number:特願平9-272953
Applicant:沖電気工業株式会社
-
プリント配線板
Gazette classification:公開公報
Application number:特願平6-061161
Applicant:キヤノン株式会社
-
プリント配線板
Gazette classification:公開公報
Application number:特願平10-017401
Applicant:沖電気工業株式会社
-
多層プリント配線板のバイアホール
Gazette classification:公開公報
Application number:特願平8-134912
Applicant:沖電気工業株式会社
-
特開平2-186694
-
電子部品実装用基板
Gazette classification:公開公報
Application number:特願平11-115055
Applicant:株式会社デンソー
-
プリント配線基板装置
Gazette classification:公開公報
Application number:特願平8-284688
Applicant:富士ゼロックス株式会社
-
多層プリント配線基板
Gazette classification:公開公報
Application number:特願平6-051425
Applicant:株式会社リコー
-
多層プリント配線基板
Gazette classification:公開公報
Application number:特願平6-051426
Applicant:株式会社リコー
Show all
Article cited by the Patent:
Cited by examiner (1)
-
プリント回路のEMC設計, 19971125, 第29〜31頁
Return to Previous Page