半導体基板のアライメントマーク及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：萩原康司 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997215667
Publication number (International publication number)：1999045852
Application date： Jul. 25, 1997
Publication date： Feb. 16, 1999
Summary：

【要約】【課題】半導体素子の各回路要素と同時進行で製造でき,明確で倒壊や剥離の心配のないアライメントマークを提供する。【解決手段】半導体素子の製造工程として行われるリソグラフィーにおいて利用される半導体基板3の位置合わせをするためのアライメントマーク2であって,半導体基板3の表面に設けられた回路要素1と略等しい幅を有する樋状パターン11からなることを特徴としている。樋状パターン11の幅が回路要素1と略等しくなっているので,回路要素1と同時進行で作成しても,エッチバックなどの工程によって必要以上に除去されていないしっかりとした樋状パターン11を半導体基板3の表面に形成できる。

Claim (excerpt)：

半導体素子の製造工程として行われるリソグラフィーにおいて利用される半導体基板の位置合わせをするためのアライメントマークであって,半導体基板の表面に設けられた回路要素と略等しい幅を有する樋状パターンからなることを特徴とする半導体基板のアライメントマーク。

FI (2)：

H01L 21/30 502 M , H01L 21/30 506 A

Patent cited by the Patent：

Cited by examiner (7)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平5-281412 Applicant：株式会社東芝
半導体基板および半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平9-010653 Applicant：日本電気株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平5-037629 Applicant：松下電器産業株式会社

Show all

Return to Previous Page