Pat
J-GLOBAL ID:200903038554243692
半導体装置及びその作製方法
Inventor:
,
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2006045792
Publication number (International publication number):2006287205
Application date: Feb. 22, 2006
Publication date: Oct. 19, 2006
Summary:
【課題】LDD領域を有する微細TFTを、工程数の少ないプロセスで作製し、各回路に応じた構造のTFTを作り分けることを課題とする。また、LDD領域を有する微細TFTであってもオン電流を確保することを課題とする。【解決手段】ゲート電極を2層とし、下層のゲート電極のゲート長を上層のゲート電極のゲート長よりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型のゲート電極を形成する。また、配線と半導体膜のコンタクト部をシリサイド化し、コンタクト抵抗を下げる。【選択図】図2
Claim (excerpt):
基板上に形成され、チャネル形成領域、低濃度不純物領域及び高濃度不純物領域を有する半導体膜と、
前記高濃度不純物領域の一部を露出するように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、第1の導電膜及び前記第1の導電膜上の第2の導電膜でなるゲート電極と、
前記ゲート電極の側面に接して形成されたサイドウォールと、
前記高濃度不純物領域の表面に形成されたシリサイド層と、
前記シリサイド層と接続する配線とを有し、
前記ゲート絶縁膜のチャネル長方向の端部は前記サイドウォールの端部と一致し、
前記第1の導電膜は前記第2の導電膜よりもゲート長方向の長さが長く、
前記低濃度不純物領域は前記第1の導電膜と前記ゲート絶縁膜を介して重なるとともに、前記第2の導電膜と重ならないことを特徴とする半導体装置。
IPC (8):
H01L 21/336
, H01L 29/786
, H01L 29/423
, H01L 29/49
, H01L 21/28
, H01L 23/52
, H01L 21/320
, H01L 21/768
FI (8):
H01L29/78 616A
, H01L29/78 617L
, H01L29/78 616K
, H01L29/58 G
, H01L21/28 A
, H01L21/28 301S
, H01L21/88 R
, H01L21/90 A
F-Term (191):
4M104AA01
, 4M104AA03
, 4M104AA08
, 4M104AA09
, 4M104AA10
, 4M104BB02
, 4M104BB04
, 4M104BB13
, 4M104BB14
, 4M104BB16
, 4M104BB17
, 4M104BB18
, 4M104BB20
, 4M104BB21
, 4M104BB22
, 4M104BB25
, 4M104BB32
, 4M104CC05
, 4M104DD02
, 4M104DD04
, 4M104DD16
, 4M104DD26
, 4M104DD62
, 4M104DD64
, 4M104DD65
, 4M104DD71
, 4M104DD78
, 4M104DD80
, 4M104DD84
, 4M104DD91
, 4M104EE03
, 4M104EE09
, 4M104EE14
, 4M104EE16
, 4M104FF07
, 4M104FF08
, 4M104FF13
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104GG08
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH14
, 4M104HH20
, 5F033GG03
, 5F033GG04
, 5F033HH08
, 5F033HH09
, 5F033HH11
, 5F033HH13
, 5F033HH14
, 5F033HH17
, 5F033HH18
, 5F033HH19
, 5F033HH20
, 5F033HH21
, 5F033HH25
, 5F033HH27
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033HH38
, 5F033JJ08
, 5F033JJ09
, 5F033JJ11
, 5F033JJ13
, 5F033JJ14
, 5F033JJ18
, 5F033JJ20
, 5F033JJ32
, 5F033JJ33
, 5F033JJ38
, 5F033KK08
, 5F033KK18
, 5F033KK25
, 5F033KK27
, 5F033KK33
, 5F033MM05
, 5F033MM13
, 5F033MM18
, 5F033MM19
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033QQ01
, 5F033QQ08
, 5F033QQ09
, 5F033QQ12
, 5F033QQ16
, 5F033QQ19
, 5F033QQ21
, 5F033QQ26
, 5F033QQ27
, 5F033QQ31
, 5F033QQ34
, 5F033QQ35
, 5F033QQ37
, 5F033QQ58
, 5F033QQ62
, 5F033QQ65
, 5F033QQ70
, 5F033QQ73
, 5F033QQ82
, 5F033QQ83
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033SS11
, 5F033SS15
, 5F033TT08
, 5F033VV06
, 5F033VV15
, 5F033WW01
, 5F033XX03
, 5F033XX08
, 5F033XX34
, 5F110AA03
, 5F110AA16
, 5F110BB02
, 5F110BB03
, 5F110BB04
, 5F110BB06
, 5F110BB07
, 5F110BB08
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE22
, 5F110EE23
, 5F110EE28
, 5F110EE32
, 5F110EE44
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF28
, 5F110FF29
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG28
, 5F110GG29
, 5F110GG32
, 5F110GG37
, 5F110GG44
, 5F110GG45
, 5F110GG52
, 5F110HJ01
, 5F110HJ04
, 5F110HJ06
, 5F110HJ12
, 5F110HJ13
, 5F110HJ14
, 5F110HJ23
, 5F110HK05
, 5F110HK33
, 5F110HK40
, 5F110HL01
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL12
, 5F110HM13
, 5F110HM14
, 5F110HM15
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN35
, 5F110NN36
Patent cited by the Patent:
Cited by applicant (2)
Cited by examiner (4)
-
半導体装置およびその作製方法
Gazette classification:公開公報
Application number:特願平8-307443
Applicant:株式会社半導体エネルギー研究所
-
液晶表示装置及びその作製方法
Gazette classification:公開公報
Application number:特願2001-079623
Applicant:株式会社半導体エネルギー研究所
-
半導体装置及びその作製方法
Gazette classification:公開公報
Application number:特願2003-285695
Applicant:株式会社半導体エネルギー研究所
-
LDD構造を有する薄膜トランジスタとその製造方法
Gazette classification:公開公報
Application number:特願2003-270766
Applicant:トッポリィオプトエレクトロニクスコープ
Show all
Return to Previous Page