Pat
J-GLOBAL ID：200903053091732132

LDD構造を有する薄膜トランジスタとその製造方法

Inventor：
石 安

About 石 安


Applicant, Patent owner：
トッポリィ オプトエレクトロニクス コープ

About トッポリィ オプトエレクトロニクス コープ


Agent (1)： 板谷 康夫
Gazette classification：公開公報
Application number (International application number)：2003270766
Publication number (International publication number)：2004040108
Application date： Jul. 03, 2003
Publication date： Feb. 05, 2004
Summary：
【課題】 LDD構造を有する薄膜トランジスタとその製造方法において、ホットエレクトロン、電流リーク、及びパンチスルーの低減を図る。【解決手段】 単一LDD構造を有する薄膜トランジスタが提供される。単一LDD構造224がソース/ドレイン構造2211,2221の間に配置される。その単一LDD224構造は、ソース/ドレイン構造の第1の構造に隣接した第1の側面と、そのソース/ドレイン構造の第2の構造に対して本質的に半導体物質223で隔てられた第2の側面とを有する。他の薄膜トランジスタとして、第1のLDD構造と第2のLDD構造を有し、第2のLDD構造が第1のLDD構造に隣接したものが提供される。このような薄膜トランジスタの製造工程が開示される。【選択図】 図2(f)
Claim (excerpt)：
薄膜トランジスタであって、 半導体物質で形成された半導体層と、 前記半導体層において互いに離れて形成されたソース構造及びドレイン構造からなるソース/ドレイン構造と、 前記ソース/ドレイン構造の間に配置され、そのソース/ドレイン構造の第1の構造に隣接した側面と、そのソース/ドレイン構造の第2の構造に対して本質的に前記半導体物質で隔てられた側面とを有する単一LDD構造と、 前記半導体層の上方に形成されたゲート構造と、 前記半導体層とゲート構造の間に配置されゲート構造を前記ソース/ドレイン構造及びLDD構造から絶縁する絶縁層と、を備えていることを特徴とする薄膜トランジスタ。
IPC (2)：
H01L21/336 ,  H01L29/786
FI (2)：
H01L29/78 616A ,  H01L29/78 616V
F-Term (33)：
5F110AA06 ,  5F110AA13 ,  5F110BB01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE31 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG35 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ14 ,  5F110HM15 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110PP03 ,  5F110PP05 ,  5F110PP35 ,  5F110QQ11
Patent cited by the Patent：
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM