Pat
J-GLOBAL ID：200903039624857150

半導体デバイスおよびその製造方法

Inventor：
ヒーミョング・パーク

About ヒーミョング・パーク

, 
ユアン・トウル

About ユアン・トウル

, 
シン-ジェン・シー・ウァン

About シン-ジェン・シー・ウァン


Applicant, Patent owner：
インターナショナル・ビジネス・マシーンズ・コーポレ-ション

About インターナショナル・ビジネス・マシーンズ・コーポレ-ション


Agent (1)： 坂口 博 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000239691
Publication number (International publication number)：2001085692
Application date： Aug. 08, 2000
Publication date： Mar. 30, 2001
Summary：
【要約】【課題】 従来技術の問題および増大されたソース/ドレイン抵抗のような不利益のない、ULSI回路構造内のMOSFET、特にCMOSデバイスの良好なスケーラビリティと共に、しきい値電圧(Vt)ロールオフのような改良された短チャネル特性を実現する。【解決手段】 半導体デバイスは、半導体基板1内に少なくとも約10度の傾斜角で、ノンドーピング・イオンを注入して、半導体基板1内にプレアモルファス化領域5を横方向に拡げ、次に、半導体基板1内にドーパントを注入して、ソース/ドレイン拡張6またはハロー・ドーピング7あるいはその両方を与えることによって製造される。
Claim (excerpt)：
半導体基板と、前記半導体基板の選択された部分上のゲート絶縁層と、前記ゲート絶縁層上に設けられたゲート導体とを有する構造を準備する工程と、少なくとも約10度の傾斜角αで、少なくとも約1×1014cm-2のドーズ量で、約10keVのエネルギーで、前記半導体基板内にノンドーピング・イオンを注入する工程とを含み、前記ゲート導体の端部が、前記ノンドーピング・イオンを注入するための自己整合マスクとして働き、前記半導体基板内にドーパントを注入して、ソース/ドレイン拡張、またはハロー・ドーピング、あるいはその両方を与える工程を含むことを特徴とする半導体デバイスの製造方法。
IPC (6)：
H01L 29/78 ,  H01L 21/265 ,  H01L 21/265 604 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/786
FI (10)：
H01L 29/78 301 S ,  H01L 21/265 604 V ,  H01L 21/265 F ,  H01L 21/265 Q ,  H01L 27/08 321 C ,  H01L 27/08 321 E ,  H01L 29/78 301 H ,  H01L 29/78 616 V ,  H01L 29/78 618 G ,  H01L 29/78 618 F
Patent cited by the Patent：
Cited by examiner (13)
Show all

Return to Previous Page

TOP

BOTTOM