Pat
J-GLOBAL ID：200903040281730751
半導体装置の製造方法及びパターンの形成方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
廣田 浩一
Gazette classification：公開公報
Application number (International application number)：2003157397
Publication number (International publication number)：2004145262
Application date： Jun. 02, 2003
Publication date： May. 20, 2004
Summary：
【課題】高アスペクト比の微細パターンを高精細かつ簡便に形成可能な半導体装置の製造方法及びパターンの形成方法を提供すること。【解決手段】基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、パターン形成用積層膜が表層(上層)、内層(中間層)及び最内層(下層)を有し、(A)最内層の消光係数kが0.3以上で内層の消光係数kが0.12以上であること、(B)最内層の消光係数kが0.3未満で内層の消光係数kが0.18以上であること、のいずれかである半導体装置の製造方法である。【選択図】 図1
Claim (excerpt)：
基板上に形成したパターン形成用積層膜を用いた半導体装置の製造方法であって、前記パターン形成用積層膜が最内層、内層及び表層を有してなり、前記最内層の消光係数kが0.3以上であり、前記内層の消光係数kが0.12以上であることを特徴とする半導体装置の製造方法。
IPC (4)：
G03F7/26
, G03F7/075
, G03F7/11
, H01L21/027
G03F7/26 511
, G03F7/075 511
, G03F7/11 503
, H01L21/30 573
2H025AB16
, 2H025AC04
, 2H025AC08
, 2H025DA11
, 2H025FA03
, 2H025FA17
, 2H025FA41
, 2H096AA25
, 2H096CA05
, 2H096EA05
, 2H096GA08
, 2H096HA23
, 2H096KA07
, 2H096KA19
, 2H096LA16
, 5F046NA06
, 5F046PA07
Cited by examiner (9)
-
多層レジストのパターン形成方法
Gazette classification：公開公報
Application number：特願平4-233681
Applicant：富士通株式会社
-
半導体装置の製造方法
Gazette classification：公開公報
Application number：特願2001-114765
Applicant：株式会社日立製作所
-
改善されたCD制御のためのARC
Gazette classification：公開公報
Application number：特願2000-086623
Applicant：インフィニオンテクノロジーズノースアメリカコーポレイション
Show all
Return to Previous Page
