Pat
J-GLOBAL ID：200903041809438582

欠陥の少ない、亀裂のないエピタキシャル膜を不整合基板上に形成する方法

Inventor：
グレン ソロモン

About グレン ソロモン

, 
デヴィッド ミラー

About デヴィッド ミラー

, 
上田 哲三

About 上田 哲三


Applicant, Patent owner：
シービーエル テクノロジーズ インコーポレーテッド

About シービーエル テクノロジーズ インコーポレーテッド

, 
松下電器産業株式会社

About 松下電器産業株式会社


Agent (11)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  後藤 高志 ,  井関 勝守
Gazette classification：公表公報
Application number (International application number)：2002525283
Publication number (International publication number)：2004508268
Application date： Sep. 04, 2001
Publication date： Mar. 18, 2004
Summary：
連続的なエピタキシャル結晶成長により実現可能な膜よりも大きな厚みを有する、亀裂のないエピタキシャル膜を形成する方法。このエピタキシャル膜は、デバイスに使用可能であるとともに、さらなるエピタキシーのための基板として使用可能であるか、あるいは初期の基板材料(401)から分離させて独立した基板として使用可能である(407)。この方法では、エピタキシーにより生じる応力を吸収する欠陥の多い初期層(403)と、必要に応じて、結晶成長領域を平坦化する欠陥の少ない別の層とを用い、表面近傍に良質のエピタキシャル領域を設ける。
Claim (excerpt)：
a)基板を用意する工程と、 b)層内の欠陥密度に起因して残留応力の低減された、欠陥の多い第1のエピタキシャル層を成長させる工程と、 c)上記第1の層上に、良質で低欠陥密度の第2の層を成長させる工程と、 を備えた亀裂のないヘテロエピタキシャル層を形成する方法。
IPC (4)：
C30B29/38 ,  H01L21/203 ,  H01L21/205 ,  H01L33/00
FI (4)：
C30B29/38 D ,  H01L21/203 M ,  H01L21/205 ,  H01L33/00 C
F-Term (55)：
4G077AA03 ,  4G077BE11 ,  4G077BE13 ,  4G077BE15 ,  4G077DA05 ,  4G077DB05 ,  4G077DB08 ,  4G077EE07 ,  4G077EF02 ,  4G077EF03 ,  4G077FJ03 ,  4G077SC10 ,  4G077TB03 ,  4G077TB05 ,  4G077TC13 ,  4G077TC14 ,  4G077TK01 ,  4G077TK11 ,  5F041AA40 ,  5F041CA40 ,  5F041CA46 ,  5F041CA64 ,  5F041CA65 ,  5F041CA77 ,  5F045AA03 ,  5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AD14 ,  5F045AE25 ,  5F045AE30 ,  5F045AF02 ,  5F045AF04 ,  5F045AF07 ,  5F045AF09 ,  5F045BB12 ,  5F045DA53 ,  5F045DA69 ,  5F045DB02 ,  5F045EE12 ,  5F045GH06 ,  5F103AA04 ,  5F103DD01 ,  5F103GG01 ,  5F103GG06 ,  5F103HH10 ,  5F103LL02 ,  5F103NN01 ,  5F103NN04 ,  5F103NN10 ,  5F103RR06
Patent cited by the Patent：
Cited by examiner (10)
Show all

Return to Previous Page

TOP

BOTTOM