半導体装置およびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：酒井昭徳
Gazette classification：公開公報
Application number (International application number)：2005231240
Publication number (International publication number)：2006237553
Application date： Aug. 09, 2005
Publication date： Sep. 07, 2006
Summary：

【課題】低コストの製造プロセスを用いて、高良品率で、オン電圧-ターンオフ損失トレードオフおよびオン電圧-耐圧トレードオフの非常に良好なIGBT等の半導体装置を得ること。【解決手段】n-単結晶シリコン基板29上に酸化膜21を選択的に形成する。この酸化膜21上にゲートポリシリコン22を形成する。ゲートポリシリコン22の表面をゲート酸化膜23で覆い、ゲート酸化膜23の表面を、n-ドリフト層よりも高濃度にn型ドープされたカソード膜24で覆う。このカソード膜24において、n-単結晶シリコン基板29と接触する部分が高濃度のn+バッファ領域25となり、その隣にpベース領域27を形成し、さらにその隣にn+ソース領域26を形成する。カソード膜24の上に選択的に層間絶縁膜28を形成し、その上にエミッタ電極30を形成する。【選択図】図3

Claim (excerpt)：

第1導電型単結晶半導体基板の第1の主面を選択的に覆う第1の絶縁膜と、前記第1の絶縁膜上に設けられた多結晶半導体領域と、前記多結晶半導体領域の周囲を囲む第2の絶縁膜と、前記第1の絶縁膜の窓部において前記単結晶半導体基板に接触する第1の第1導電型半導体領域と、前記第1の絶縁膜の窓部の外側において前記第2の絶縁膜の上に設けられた第2の第1導電型半導体領域と、前記第1の第1導電型半導体領域と前記第2の第1導電型半導体領域との間の前記第2の絶縁膜の上に設けられた第1の第2導電型半導体領域と、前記第2の第1導電型半導体領域および前記第1の第2導電型半導体領域の両方に接触する第1の電極と、前記第1の電極と前記第1の第1導電型半導体領域との間に設けられた第3の絶縁膜と、前記単結晶半導体基板の第2の主面に沿って設けられた第2の第2導電型半導体領域と、前記第2の第2導電型半導体領域に接触する第2の電極と、を備えることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 , H01L 29/739

FI (4)：

H01L29/78 655A , H01L29/78 652G , H01L29/78 652K , H01L29/78 653C

Patent cited by the Patent：

Cited by applicant (3)

半導体装置およびそれを用いた電力変換装置
Gazette classification：公開公報 Application number：特願2002-158510 Applicant：株式会社日立製作所
出力半導体回路
Gazette classification：公表公報 Application number：特願2000-587385 Applicant：インフィネオンテクノロジースアクチエンゲゼルシャフト
絶縁ゲート型半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平8-054656 Applicant：三菱電機株式会社

Cited by examiner (10)

MIS半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2000-353926 Applicant：富士電機株式会社
良好な導通特性を備えたMOS半導体素子
Gazette classification：公開公報 Application number：特願平8-157085 Applicant：シーメンスアクチエンゲゼルシヤフト
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平6-253006 Applicant：株式会社豊田中央研究所

Show all

Return to Previous Page