Pat
J-GLOBAL ID:200903046924567924
基板処理方法および半導体装置の製造方法
Inventor:
,
,
,
,
Applicant, Patent owner:
,
Agent (1):
伊東 忠彦
Gazette classification:公開公報
Application number (International application number):2003017948
Publication number (International publication number):2004228526
Application date: Jan. 27, 2003
Publication date: Aug. 12, 2004
Summary:
【課題】超臨界状態の媒体を用いて、高アスペクト比の微細なパターンへのCuの拡散防止膜およびCu膜の埋め込みを可能にする。【解決手段】第1の超臨界状態の媒体を含む第1の処理媒体を被処理基板上に供給して基板処理を行う第1の工程と、第2の超臨界状態の媒体を含む第2の処理媒体を前記被処理基板上に供給することにより、前記被処理基板上にCu拡散防止膜を形成する第2の工程と、第3の超臨界状態の媒体を含む第3の処理媒体を前記被処理基板上に供給することにより、前記被処理基板上にCu膜を形成する第3の工程とを有することを特徴とする基板処理方法。【選択図】 図1
Claim (excerpt):
第1の超臨界状態の媒体を含む第1の処理媒体を被処理基板上に供給して基板処理を行う第1の工程と、
第2の超臨界状態の媒体を含む第2の処理媒体を前記被処理基板上に供給することにより、前記被処理基板上にCu拡散防止膜を形成する第2の工程と、
第3の超臨界状態の媒体を含む第3の処理媒体を前記被処理基板上に供給することにより、前記被処理基板上にCu膜を形成する第3の工程とを有することを特徴とする基板処理方法。
IPC (4):
H01L21/288
, H01L21/28
, H01L21/304
, H01L21/3205
FI (5):
H01L21/288 M
, H01L21/28 A
, H01L21/304 641
, H01L21/88 B
, H01L21/88 R
F-Term (40):
4M104BB04
, 4M104BB17
, 4M104DD08
, 4M104DD16
, 4M104DD23
, 4M104DD51
, 4M104DD64
, 4M104DD75
, 4M104FF13
, 4M104HH09
, 4M104HH13
, 4M104HH14
, 4M104HH16
, 4M104HH20
, 5F033HH11
, 5F033HH21
, 5F033HH32
, 5F033JJ01
, 5F033JJ11
, 5F033JJ21
, 5F033JJ32
, 5F033KK11
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP26
, 5F033QQ08
, 5F033QQ11
, 5F033QQ37
, 5F033QQ48
, 5F033RR04
, 5F033XX02
, 5F033XX04
, 5F033XX09
, 5F033XX10
, 5F033XX14
, 5F033XX28
Patent cited by the Patent:
Cited by examiner (8)
-
研磨方法
Gazette classification:公開公報
Application number:特願平11-036020
Applicant:日本電気株式会社
-
特開平2-209729
-
粒子をコーティングするための方法
Gazette classification:公表公報
Application number:特願2000-609177
Applicant:サントル・ナショナル・ドゥ・ラ・ルシェルシュ・シャンティフィク
Show all
Article cited by the Patent:
Return to Previous Page