Pat
J-GLOBAL ID:200903047213942605

半導体装置の低誘電率絶縁膜形成方法、その方法を用いた半導体装置および低誘電率絶縁膜形成装置

Inventor:
Applicant, Patent owner:
Agent (3): 伊藤 英彦 ,  森下 八郎 ,  吉田 博由
Gazette classification:公開公報
Application number (International application number):2003190501
Publication number (International publication number):2005026468
Application date: Jul. 02, 2003
Publication date: Jan. 27, 2005
Summary:
【課題】半導体装置の絶縁膜において低誘電率を維持しながら短時間で硬化させることを目的とする。【解決手段】基板上1に多孔質MSQからなる塗布膜2を形成し、真空容器内に多孔質MSQが形成された基板1を載置して、プラズマ基板処理装置10を用いてマイクロ波励起によって低電子温度で高密度プラズマ処理することにより、多孔質MSQを構成するある分子中の水酸基と別の分子の水酸基による分子間脱水縮合反応を起こさせて各分子間を結合させて低誘電率を維持しながら硬化させた絶縁膜3を生成する。【選択図】 図3
Claim (excerpt):
真空容器内に塗布膜が形成された基板を載置して、マイクロ波励起によって低電子温度で高密度プラズマ処理することにより、低誘電率を維持しながら前記塗布膜を硬化処理する工程を備える、半導体装置の低誘電率絶縁膜形成方法。
IPC (3):
H01L21/316 ,  H01L21/312 ,  H01L21/768
FI (3):
H01L21/316 G ,  H01L21/312 C ,  H01L21/90 Q
F-Term (20):
5F033QQ54 ,  5F033RR01 ,  5F033RR04 ,  5F033RR25 ,  5F033SS22 ,  5F033WW00 ,  5F033XX24 ,  5F058AA10 ,  5F058AC03 ,  5F058AD05 ,  5F058AF04 ,  5F058AG07 ,  5F058AH02 ,  5F058BA20 ,  5F058BC02 ,  5F058BD04 ,  5F058BF46 ,  5F058BH15 ,  5F058BH16 ,  5F058BJ02
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page