パターン形成方法及び薄膜トランジスタの製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：浜田治雄
Gazette classification：公開公報
Application number (International application number)：2003321918
Publication number (International publication number)：2004104134
Application date： Sep. 12, 2003
Publication date： Apr. 02, 2004
Summary：

【課題】フォトリソ工程を簡便に削減できるパター形成方法を考案し、液晶表示装置の製造工程を大幅に削減できるTFTの新しい製造方法を提供する。【解決手段】TFTを構成する材料膜を絶縁膜基板上に積層して成膜してから、膜厚が互いに異なる複数の領域を有するレジストマスクを上記材料膜の最上層にパターニングして形成する。そして、このレジストマスクを用いたリフトオフの方法で導電体膜のパターン形成を行う。あるいは、別に形成した膜厚が互いに異なる複数の領域を有するレジストマスクをエッチングマスクにして積層した材料膜のうち複数の材料膜を順次に加工する。このような新規なパターン形成方法および加工方法により、従来の技術で5回のフォトリソ工程で製造していた液晶表示装置を2回あるいは3回のフォトリソ工程で製造する。【選択図】図1

Claim (excerpt)：

基板上に素子を形成する方法であって、前記基板上に電極を構成する膜を選択的に形成する工程と、前記基板及び前記電極を構成する膜上に第一の絶縁膜を形成する工程と、素子を構成する少なくとも1つの第一の導電性膜を前記第一の絶縁膜膜上に形成する工程と、膜厚が異なる複数の領域を有する第1のレジストマスクにより前記少なくとも1つの第一の導電性膜を加工する工程と、前記第1のレジストマスクの膜厚の薄い領域を除去して残った膜厚の厚い領域をマスクにして前記少なくとも1つの第一の導電性膜を加工する工程と、前記第1のレジストマスクを除去する工程と、前記加工された少なくとも1つの第一の導電性膜を被覆して第二の絶縁膜を成膜する工程と、膜厚が異なる複数の領域を有する第2のレジストマスクを前記第二の絶縁膜上に形成する工程と、前記第2のレジストマスクにより少なくとも前記第二の絶縁膜を加工し、コンタクト孔を形成する工程と、前記第2のレジストマスクの膜厚の薄い領域を除去して膜厚の厚い領域のみを残す工程とを含む素子の形成方法。

IPC (6)：

H01L21/768 , G02F1/1368 , G09F9/30 , H01L21/28 , H01L21/336 , H01L29/786

FI (6)：

H01L21/90 A , G02F1/1368 , G09F9/30 338 , H01L21/28 E , H01L29/78 627C , H01L29/78 612D

F-Term (67)：

2H092HA04 , 2H092JA24 , 2H092JA26 , 2H092JB56 , 2H092KA05 , 2H092KA18 , 2H092KB04 , 2H092KB24 , 2H092KB25 , 2H092MA15 , 2H092MA17 , 2H092MA19 , 2H092NA25 , 2H092NA27 , 2H092NA29 , 4M104AA09 , 4M104BB13 , 4M104CC01 , 4M104CC05 , 4M104DD64 , 4M104GG20 , 5C094AA43 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094GB10 , 5F033GG04 , 5F033HH38 , 5F033JJ01 , 5F033JJ38 , 5F033KK17 , 5F033KK18 , 5F033KK19 , 5F033KK20 , 5F033PP15 , 5F033QQ01 , 5F033QQ08 , 5F033QQ09 , 5F033QQ13 , 5F033QQ19 , 5F033QQ31 , 5F033QQ37 , 5F033QQ41 , 5F033RR06 , 5F033VV06 , 5F033VV15 , 5F033XX33 , 5F110AA16 , 5F110BB01 , 5F110CC05 , 5F110CC07 , 5F110DD02 , 5F110EE04 , 5F110FF03 , 5F110GG02 , 5F110GG15 , 5F110GG24 , 5F110HK04 , 5F110HK09 , 5F110HK16 , 5F110HK21 , 5F110NN02 , 5F110NN72 , 5F110QQ02 , 5F110QQ04 , 5F110QQ05 , 5F110QQ14

Patent cited by the Patent：

Cited by applicant (2)

薄膜トランジスタの製造方法
Gazette classification：公開公報 Application number：特願平10-116918 Applicant：鹿児島日本電気株式会社
薄膜パターンの形成方法
Gazette classification：公開公報 Application number：特願平6-055209 Applicant：京セラ株式会社

Cited by examiner (12)

薄膜トランジスタの製造方法
Gazette classification：公開公報 Application number：特願平10-116918 Applicant：鹿児島日本電気株式会社
薄膜トランジスタ-基板及びその製造方法
Gazette classification：公開公報 Application number：特願平11-330594 Applicant：三星電子株式会社
特開平3-278432

Show all

Return to Previous Page