Pat
J-GLOBAL ID:200903049635391680
半導体基板及びその作製方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
丸島 儀一
Gazette classification:公開公報
Application number (International application number):1996194718
Publication number (International publication number):1997102594
Application date: Jul. 24, 1996
Publication date: Apr. 15, 1997
Summary:
【要約】【課題】 大規模な工場で半導体部材を製造する場合に、更に低コスト化が図れる方法を提供すること。【解決手段】 シリコン基板中に導電型を制御し得る元素を拡散法により拡散させて拡散領域を形成する工程、前記拡散領域に多孔質層を形成する工程、前記多孔質層上に非多孔質単結晶層を形成する工程、前記非多孔質単結晶層と支持基板とを少なくともいずれか一方の貼り合わせ面に絶縁層を配した状態で貼り合わせる工程、及び前記多孔質層を除去する工程とを有する半導体基板の作製方法。
Claim (excerpt):
シリコン基板中に導電型を制御し得る元素を拡散法により拡散させて拡散領域を形成する工程、前記拡散領域に多孔質層を形成する工程、前記多孔質層上に非多孔質単結晶層を形成する工程、前記非多孔質単結晶層と支持基板とを少なくともいずれか一方の貼り合わせ面に絶縁層を配した状態で貼り合わせる工程、及び前記多孔質層を除去する工程とを有することを特徴とする半導体基板の作製方法。
IPC (3):
H01L 27/12
, C30B 29/06 504
, H01L 21/02
FI (3):
H01L 27/12 B
, C30B 29/06 504 A
, H01L 21/02 B
Patent cited by the Patent:
Cited by examiner (10)
-
半導体部材及び半導体部材の製造方法
Gazette classification:公開公報
Application number:特願平3-194138
Applicant:キヤノン株式会社
-
半導体基体及びその作製方法
Gazette classification:公開公報
Application number:特願平4-046304
Applicant:キヤノン株式会社
-
半導体基板の製造方法
Gazette classification:公開公報
Application number:特願平4-307418
Applicant:富士通株式会社
-
接着型半導体基板と誘電体分離型バイポーラトランジスタの製造方法
Gazette classification:公開公報
Application number:特願平5-284780
Applicant:株式会社東芝
-
SOI基板の製造方法
Gazette classification:公開公報
Application number:特願平5-031698
Applicant:川崎製鉄株式会社
-
半導体単結晶の成長方法及び貼り合わせ基板の製造方法
Gazette classification:公開公報
Application number:特願平5-320293
Applicant:キヤノン株式会社
-
半導体基板の作製方法
Gazette classification:公開公報
Application number:特願平4-016523
Applicant:キヤノン株式会社
-
半導体基体とその作製方法
Gazette classification:公開公報
Application number:特願平4-046303
Applicant:キヤノン株式会社
-
半導体基材の作製方法
Gazette classification:公開公報
Application number:特願平4-038460
Applicant:キヤノン株式会社
-
特開昭62-108539
Show all
Return to Previous Page