Pat
J-GLOBAL ID:200903052934608793

半導体装置のコンタクト製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 高月 猛
Gazette classification:公開公報
Application number (International application number):1997298970
Publication number (International publication number):1998135333
Application date: Oct. 30, 1997
Publication date: May. 22, 1998
Summary:
【要約】【課題】 充分なアラインマージンを確保でき、また、セルアレイ領域と周辺回路領域間の段差を極力なくすことのできるコンタクトの製造方法を提供する。【解決手段】 基板上にゲート電極105を形成してスペーサ107で覆う段階と、ゲート電極の間で露出している基板表面に酸化膜を形成する段階と、この後にゲート電極間の空間が埋まらない厚さで蝕刻阻止層を形成する段階と、この後の基板上に層間絶縁膜を形成し、該層間絶縁膜をパターニングしてスペーサ及び前記蝕刻阻止層を露出させるランディングパッドコンタクトホールを形成する段階と、前記蝕刻阻止層及び前記酸化膜を除去して基板表面を露出させる段階と、ランディングパッドコンタクトホール内に導電物質を充填してランディングパッド117a,bを形成する段階と、を含むものとする。
Claim (excerpt):
基板上にゲート電極を形成してスペーサで覆う段階と、前記ゲート電極の間で露出している基板表面に酸化膜を形成する段階と、この後に前記ゲート電極間の空間が埋まらない厚さで蝕刻阻止層を形成する段階と、この後の基板上に層間絶縁膜を形成し、該層間絶縁膜をパターニングして前記スペーサ及び前記蝕刻阻止層を露出させるランディングパッドコンタクトホールを形成する段階と、前記蝕刻阻止層及び前記酸化膜を除去して基板表面を露出させる段階と、前記ランディングパッドコンタクトホール内に導電物質を充填してランディングパッドを形成する段階と、を含むことを特徴とする半導体装置のコンタクト製造方法。
IPC (4):
H01L 21/768 ,  H01L 21/28 ,  H01L 27/108 ,  H01L 21/8242
FI (4):
H01L 21/90 C ,  H01L 21/28 L ,  H01L 27/10 681 B ,  H01L 27/10 681 F
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page