Pat
J-GLOBAL ID：200903053567896228

半導体装置及びその製造方法

Inventor：
王 文生

About 王 文生


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：2002326320
Publication number (International publication number)：2004165235
Application date： Nov. 11, 2002
Publication date： Jun. 10, 2004
Summary：
【課題】従来よりも残留分極量を大きくすることができ、且つ、残留分極量のウエハ面内における分布のばらつきを小さくすることができる半導体装置及びその製造方法を提供すること。【解決手段】シリコン基板1の上方に層間絶縁膜10を形成する工程と、下側層11aを層間絶縁膜11上に形成する工程と、下側層11aを大気に曝す工程と、その後、上側層11bを下側層11a上に形成し、上側層11bと上側層11aとを下部電極用導電膜11とする工程と、上側層11b上に強誘電体膜12を形成する工程と、強誘電体膜12上に上部電極用導電膜13を形成する工程と、下部電極用導電膜11よりなる下部電極11cと、強誘電体膜12よりなるキャパシタ誘電体膜12aと、上部電極用導電膜13よりなる上部電極13aとを備えたキャパシタQを形成する工程と、を有することを特徴とする半導体装置の製造方法による。【選択図】 図2
Claim (excerpt)：
半導体基板と、 前記半導体基板の上方に形成された絶縁膜と、 下側層と上側層とを積層してなる下部電極と、キャパシタ誘電体膜と、上部電極とを前記絶縁膜上に順に形成してなるキャパシタと、 を備え、 前記下部電極の前記下側層の表面に、該下側層の自然酸化膜が形成されたことを特徴とする半導体装置。
IPC (1)：
H01L27/105
FI (1)：
H01L27/10 444B
F-Term (28)：
5F083FR02 ,  5F083GA06 ,  5F083GA21 ,  5F083JA02 ,  5F083JA05 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA19 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA53 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083PR03 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40
Patent cited by the Patent：
Cited by examiner (11)
Show all

Return to Previous Page

TOP

BOTTOM