Pat
J-GLOBAL ID:200903059535469857
半導体装置およびその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
外川 英明
Gazette classification:公開公報
Application number (International application number):1999230867
Publication number (International publication number):2001057347
Application date: Aug. 17, 1999
Publication date: Feb. 27, 2001
Summary:
【要約】【課題】現在のロジック製品では、パターンの規則性が少なく、ランダムなレイアウトに対して製造マージンを確保させねばならないためメモリーの微細加工技術を用いる事が難しく、これが最新のロジックとメモリプロセスを組み合わせた先端のLSIを製造する大きな障害となっていた。本発明は、ロジックとメモリプロセスに同一の微細加工技術を用いた半導体装置を提供することを目的とする。【解決手段】メモリとロジックで用いられるコンタクトホール径に対し、コンタクトホール22開口時のデザインを揃える事により、一つのリソグラフィプロセスでの加工を可能にできる。また、コンタクトホール22開口後に行う絶縁膜形成プロセスにより、メモリ部Aのみコンタクトホール径を減少させ、且つ、コンタクトホール22側壁に形成された絶縁膜側壁により、ゲート電極16とコンタクトホール22の絶縁性を確保する。
Claim (excerpt):
半導体基板と、前記半導体基板中に設けられた第一導電型ウェルと、前記第一導電型ウェル中に形成された複数の第二導電型の不純物拡散層と、前記半導体基板上、前記第二導電型の不純物拡散層上に設けられたゲート酸化膜と、前記第二導電型の不純物拡散層間のゲート酸化膜上に設けられたゲートと、前記半導体基板上、および前記ゲート近傍に設けられたコンタクトホールと、前記ゲート上、および前記半導体基板上に設けられた前記コンタクトホールを有する層間絶縁膜と、前記層間絶縁膜中のコンタクトホール底部以外のコンタクトホール表面に設けられた絶縁膜と、前記絶縁膜に接して、コンタクトホール内に形成された導電層とを具備することを特徴とする半導体装置。
IPC (4):
H01L 21/28
, H01L 21/8234
, H01L 27/088
, H01L 27/10 461
FI (3):
H01L 21/28 L
, H01L 27/10 461
, H01L 27/08 102 D
F-Term (73):
4M104AA01
, 4M104BB01
, 4M104BB30
, 4M104BB40
, 4M104CC05
, 4M104DD04
, 4M104DD16
, 4M104DD19
, 4M104DD26
, 4M104DD37
, 4M104DD43
, 4M104DD66
, 4M104DD75
, 4M104DD79
, 4M104DD84
, 4M104EE09
, 4M104EE17
, 4M104FF13
, 4M104FF14
, 4M104FF18
, 4M104FF22
, 4M104FF28
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104GG16
, 4M104HH14
, 4M104HH16
, 4M104HH20
, 5F048AA01
, 5F048AA09
, 5F048AB01
, 5F048AC01
, 5F048BA01
, 5F048BB06
, 5F048BB08
, 5F048BB12
, 5F048BB14
, 5F048BC06
, 5F048BE04
, 5F048BF06
, 5F048BF12
, 5F048BF16
, 5F048BG14
, 5F083AD10
, 5F083BS05
, 5F083GA02
, 5F083GA09
, 5F083GA28
, 5F083JA02
, 5F083JA19
, 5F083JA32
, 5F083JA35
, 5F083JA53
, 5F083JA56
, 5F083MA06
, 5F083MA19
, 5F083NA01
, 5F083PR03
, 5F083PR05
, 5F083PR10
, 5F083PR12
, 5F083PR15
, 5F083PR21
, 5F083PR22
, 5F083PR33
, 5F083PR36
, 5F083PR40
, 5F083PR43
, 5F083PR44
, 5F083PR53
, 5F083PR54
, 5F083ZA12
Patent cited by the Patent:
Cited by examiner (9)
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平4-221082
Applicant:松下電子工業株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平8-082907
Applicant:ソニー株式会社
-
半導体プラグの形成方法
Gazette classification:公開公報
Application number:特願平7-176690
Applicant:ソニー株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-181613
Applicant:株式会社東芝
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平7-152379
Applicant:ソニー株式会社
-
半導体装置とその製造方法
Gazette classification:公開公報
Application number:特願平5-253836
Applicant:ソニー株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平8-059765
Applicant:株式会社東芝
-
特開平3-157969
-
半導体記憶装置の製造方法
Gazette classification:公開公報
Application number:特願平8-210215
Applicant:株式会社デンソー
Show all
Return to Previous Page