Pat
J-GLOBAL ID：200903061734477197

半導体装置並びにその製造方法および実装構造

Inventor：
青木 由隆

About 青木 由隆


Applicant, Patent owner：
株式会社アイ・イー・ピー・テクノロジーズ

About 株式会社アイ・イー・ピー・テクノロジーズ


Agent (1)： 鹿嶋 英實
Gazette classification：公開公報
Application number (International application number)：2001118242
Publication number (International publication number)：2002314028
Application date： Apr. 17, 2001
Publication date： Oct. 25, 2002
Summary：
【要約】【課題】 アンテナ素子や容量素子等の受動素子をチップ内部に搭載し得る半導体装置およびその製造方法を実現する。【解決手段】 接地パッド2Aに接続される導体層5-1からなるグランドプレーンGPとグランドプレーンGPに接続して形成されるポスト6Aと、給電パッド2Bに接続されて形成されるポスト6Bと、封止膜7上に形成され、ポスト6A、6Bに接続されて導体層5-1に対向する位置に配置される上部導体層8とを設けて逆F型アンテナを形成したので、チップ内部にアンテナを搭載することが可能になっている。また、導体板配線基板に接続される上部導体層12と封止膜7または誘電体層13を介して対向する導体層5-2とにより容量素子Cp、Cp'を構成することができ、チップ内部に容量素子を搭載することが可能になっている。
Claim (excerpt)：
半導体基板上に複数の接続パッドが設けられ、柱状電極が接続されて形成される前記複数の接続パッドの内の、複数の第1の接続パッドと、少なくとも一つの第1の導体層が接続されて形成される、前記複数の接続パッドの内の、少なくとも一つの第2の接続パッドと、前記半導体基板上の、前記複数の柱状電極間および前記第1の導体層上に形成される封止膜と、前記封止膜上に形成され、前記第1の導体層に対向するよう配置される少なくとも一つの第2の導体層と、を有し、前記第1の導体層と前記第2の導体層によって形成される受動素子を備えることを特徴とする半導体装置。
IPC (8)：
H01L 25/00 ,  H01L 21/56 ,  H01L 21/822 ,  H01L 23/12 501 ,  H01L 27/04 ,  H01P 11/00 ,  H01Q 1/38 ,  H01Q 13/08
FI (8)：
H01L 25/00 B ,  H01L 21/56 E ,  H01L 23/12 501 P ,  H01P 11/00 N ,  H01Q 1/38 ,  H01Q 13/08 ,  H01L 27/04 C ,  H01L 27/04 L
F-Term (25)：
5F038AC05 ,  5F038AC07 ,  5F038AC15 ,  5F038AC18 ,  5F038AZ04 ,  5F038DF01 ,  5F038EZ19 ,  5F038EZ20 ,  5F061AA01 ,  5F061BA05 ,  5F061CA10 ,  5F061CA22 ,  5F061CB13 ,  5F061FA03 ,  5J045AA05 ,  5J045AB05 ,  5J045DA08 ,  5J045EA07 ,  5J045FA02 ,  5J045HA03 ,  5J045NA01 ,  5J046AA04 ,  5J046AA07 ,  5J046AB13 ,  5J046PA07
Patent cited by the Patent：
Cited by examiner (10)
Show all

Return to Previous Page

TOP

BOTTOM