Pat
J-GLOBAL ID：200903064241886798

化合物半導体素子ウェハーの製造方法

Inventor：
楠木 克輝

About 楠木 克輝


Applicant, Patent owner：
昭和電工株式会社

About 昭和電工株式会社


Agent (5)： 青木 篤 ,  石田 敬 ,  古賀 哲次 ,  小林 良博 ,  西山 雅也
Gazette classification：公開公報
Application number (International application number)：2005168174
Publication number (International publication number)：2006024914
Application date： Jun. 08, 2005
Publication date： Jan. 26, 2006
Summary：
【課題】化合物半導体素子ウェハーの製造方法において、極めて高い歩留まりで正確に切断することができ、さらに加工速度が速く、生産性を改善させることができる化合物半導体素子ウェハーの製造方法を提供すること。【解決手段】基板上に複数の化合物半導体素子が分離帯域を介して配列された化合物半導体素子ウェハーの製造方法であって、その分離帯域の基板表面(半導体側)に、化合物半導体層が存在する状態でレーザー法により割溝を形成することを特徴とする化合物半導体素子ウェハーの製造方法。【選択図】 図2
Claim (excerpt)：
基板上に複数の化合物半導体素子が分離帯域を介して配列された化合物半導体素子ウェハーの製造方法であって、その分離帯域の基板表面(半導体側)に、化合物半導体層が存在する状態でレーザー法により割溝を形成することを特徴とする化合物半導体素子ウェハーの製造方法。
IPC (5)：
H01L 21/301 ,  B23K 26/00 ,  B23K 26/073 ,  B23K 26/14 ,  H01L 33/00
FI (6)：
H01L21/78 B ,  B23K26/00 D ,  B23K26/073 ,  B23K26/14 Z ,  H01L33/00 C ,  H01L21/78 L
F-Term (12)：
4E068AD01 ,  4E068AE01 ,  4E068CA01 ,  4E068CA07 ,  4E068CA09 ,  4E068CB06 ,  4E068CH08 ,  4E068CJ01 ,  4E068DA10 ,  5F041AA41 ,  5F041CA40 ,  5F041CA76
Patent cited by the Patent：
Cited by applicant (10)
Show all
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM