Pat
J-GLOBAL ID:200903066213903060

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 須山 佐一
Gazette classification:公開公報
Application number (International application number):1998001899
Publication number (International publication number):1999204754
Application date: Jan. 07, 1998
Publication date: Jul. 30, 1999
Summary:
【要約】【課題】 電極/誘電体界面の酸化によるモフォロジーの悪化、電極材料によるキャパシタ特性の低下、電極材料自体の特性低下などを防止した薄膜キャパシタを有する半導体装置が求められている。【解決手段】 下部電極4上にぺロブスカイト型酸化物からなる誘電体薄膜5および上部電極6が積層配置された薄膜キャパシタ3を具備する半導体記憶装置などの半導体装置である。下部電極4および上部電極6の少なくとも一方は、少なくとも 2種類の導電性ぺロブスカイト型酸化物の積層膜、例えば誘電体薄膜5と接するように配置された導電性ぺロブスカイト型酸化物からなる電極層8と、電極層8を構成する導電性ぺロブスカイト型酸化物とは異なり、かつ低酸素分圧下で安定な導電性ぺロブスカイト型酸化物からなる電極バッファ層7との積層を有する。電極バッファ層7には、酸素欠損や構成元素置換を有するぺロブスカイト型酸化物などか用いられる。
Claim (excerpt):
下部電極と、前記下部電極上に配置されたぺロブスカイト型酸化物からなる誘電体薄膜と、前記誘電体薄膜上に配置された上部電極とを有する薄膜キャパシタを具備する半導体装置において、前記下部電極および上部電極の少なくとも一方は、少なくとも 2種類の導電性ぺロブスカイト型酸化物の積層膜からなることを特徴とする半導体装置。
IPC (6):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3):
H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (10)
Show all

Return to Previous Page