Pat

J-GLOBAL ID：200903073351055980

分散共有メモリ多重プロセッサシステム

Inventor： 張 星泰 ,  全 洲植 ,  金 亨鎬
Applicant, Patent owner： 張 星泰 ,  全 洲植 ,  金 亨鎬
Agent (1)： 鈴江 武彦 (外5名)
Gazette classification：公開公報
Application number (International application number)：1998224423
Publication number (International publication number)：1999134312
Application date： Aug. 07, 1998
Publication date： May. 21, 1999
Summary：

【要約】【課題】スヌーピング方式を用いて、データ処理を効率的に行い得る単方向リングバスに基づく分散共有メモリ多重プロセッサシステムを提供すること。【解決手段】本発明の分散共有メモリ多重プロセッサシステムは、リング形態に配列される複数のプロセッサノード410〜480と、複数のプロセッサノードをリング形態に結び、要求パケットRQ1を他のプロセッサノードの各々に同報通信し、要求パケットを発生したプロセッサノードへデータブロックDBを単一通信する経路を提供する単方向リングバス490とを含み、複数のプロセッサノード410〜480のうちの何れか一つが1つのデータブロックDBに対する要求パケットRQ1信号を発生し、残余プロセッサノードが自分の遠隔キャッシュ417またはメモリ・ディレクトリ・キャッシュ415-6をスヌーピングし、残余プロセッサノードのうちの何れか一つがデータブロックを発生する。

Claim (excerpt)：

分散共有メモリ多重プロセッサシステムにおいて、リング形態に配列される複数のプロセッサノードであって、前記複数のプロセッサノードのうちの何れか一つが1つのデータブロックに対する要求信号を発生し、残余プロセッサノードが自分の内部要素をスヌーピングし、前記残余プロセッサノードのうちの何れか一つが前記データブロックを発生する、前記複数のプロセッサノードと、前記複数のプロセッサノードをリング形態に結び、前記要求信号を他のプロセッサノードの各々に同報通信し、前記要求信号を発生した前記プロセッサノードへ前記データブロックを単一通信する経路を提供するリングバスと、を具備することを特徴とする分散共有メモリ多重プロセッサシステム。

Patent cited by the Patent：

Cited by examiner (15)

• 並列計算機
  Gazette classification：公開公報   Application number：特願平7-171785   Applicant：株式会社日立製作所
• キャッシュ記憶モードの間で選択するためのハイブリッドNUMA COMAキャッシュ記憶のシステムおよび方法
  Gazette classification：公開公報   Application number：特願平8-354751   Applicant：サン・マイクロシステムズ・インコーポレーテッド
• マルチプロセッサシステム
  Gazette classification：公開公報   Application number：特願平7-264661   Applicant：富士ゼロックス株式会社
• マルチプロセッサシステム
  Gazette classification：公開公報   Application number：特願平7-234603   Applicant：富士ゼロックス株式会社
• キャッシュコヒーレンス装置
  Gazette classification：公開公報   Application number：特願平7-250527   Applicant：富士通株式会社, 株式会社ピーエフユー
• マルチプロセッサ装置
  Gazette classification：公開公報   Application number：特願平6-065676   Applicant：富士ゼロックス株式会社
• プロセッサシステム
  Gazette classification：公開公報   Application number：特願平5-102197   Applicant：株式会社日立製作所
• 分散共有メモリ型マルチプロセッサシステム
  Gazette classification：公開公報   Application number：特願平5-199772   Applicant：株式会社東芝
• データ処理装置
  Gazette classification：公開公報   Application number：特願平3-258819   Applicant：富士ゼロツクス株式会社
• 特開平4-230146
  
• 特開平4-113444
  
• 特開平2-244253
  
• 特開平2-002451
  
• 特開昭62-204362
  
• 特開昭55-134459
  

Article cited by the Patent：

Cited by examiner (4)

• Performance Evaluation of the Slotted Ring Multiprocessor
• The Performance of Cache-Coherent Ring-based Multiprocessors
• Stochastic model of a cache-coherency overhead in SCI rings
• Torus with Slotted Rings Architecture for a Cache-Coherent Multiprocessor