Pat
J-GLOBAL ID：200903073672220940

MFMOS/MFMS不揮発性メモリトランジスタおよびその製造方法

Inventor：
シェン テン スー

About シェン テン スー

, 
フェンヤン ツァンク

About フェンヤン ツァンク

, 
ティンカイ リー

About ティンカイ リー


Applicant, Patent owner：
シャープ株式会社

About シャープ株式会社


Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：2002022530
Publication number (International publication number)：2002246570
Application date： Jan. 30, 2002
Publication date： Aug. 30, 2002
Summary：
【要約】【課題】 ゲートスタックエッチングを必要としない強誘電体不揮発性メモリトランジスタを製造すること。【解決手段】 不揮発性強誘電体メモリトランジスタを製造する方法は、a)シリコン基板上に活性領域を形成する工程を含む、シリコン基板を調製する工程と、b)活性領域にソース領域およびドレイン領域を形成するために、イオンを注入する工程と、c)下部電極を形成する工程と、d)活性領域上に強誘電体膜を堆積する工程と、e)上部電極を堆積する工程と、f)活性領域上に絶縁酸化膜を堆積する工程と、g)ソース電極、ゲート電極、およびドレイン電極を形成するために、工程a)〜f)により得られた構造をメタライゼーションする工程とを包含する方法。
Claim (excerpt)：
不揮発性強誘電体メモリトランジスタを製造する方法であって、a)シリコン基板上に活性領域を形成する工程を含む、該シリコン基板を調製する工程と、b)該活性領域にソース領域およびドレイン領域を形成するために、イオンを注入する工程と、c)下部電極を形成する工程と、d)該活性領域上に強誘電体膜を堆積する工程と、e)上部電極を堆積する工程と、f)該活性領域上に絶縁酸化膜を堆積する工程と、g)ソース電極、ゲート電極、およびドレイン電極を形成するために、該工程a)〜f)により得られた構造をメタライゼーションする工程とを包含する方法。
IPC (4)：
H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2)：
H01L 27/10 444 A ,  H01L 29/78 371
F-Term (30)：
5F083FR07 ,  5F083GA25 ,  5F083HA02 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA56 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083PR18 ,  5F083PR21 ,  5F083PR22 ,  5F083PR36 ,  5F083PR40 ,  5F101BA62 ,  5F101BB04 ,  5F101BB08 ,  5F101BD02 ,  5F101BD30 ,  5F101BD35 ,  5F101BD36 ,  5F101BD41 ,  5F101BF01 ,  5F101BH02 ,  5F101BH09 ,  5F101BH17
Patent cited by the Patent：
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM